JPS603256B2 - 同期回路 - Google Patents

Description

【発明の詳細な説明】 本発明はテレビジョン映像信号の同期回路に関し、特に
フレームメモリ等の付属回路と入力映像信号とを正確に
同期させる為の同期回路に関する。

一般にテレビジョン映像信号のフレームメモリ等のアド
レス発生回路は、リセツト信号として、水平および垂直
同期信号を利用する必要があり、この為の同期信号発生
回路が設けられている。

この同期信号発生回路と入力映像信号との同期をとる為
に両者の位相差が許容値を超えたとき同期信号発生回路
をリセットする。第１図は「従来の同期信号発生回路を
リセットする回路の一例を示すブロック図である。

テレビジョン受像機の映像増幅回路から映像信号を取り
出し、同期分離可能となる様なバイアスのかかつた増幅
回路１によって増幅した後、同期分離回路２によって複
号同期信号を分離する。更に、水平同期分離回路２５お
よび垂直同期分離回路２６によって、水平および垂直同
期信号を分離する。一方、付属回路用の同期信号は、ク
ロツク発生回路１４のクロック信号により、水平同期信
号発生回路１５および垂直同期信号発生回路１６で作る
。そして、水平同期信号発生回路１５の出力および垂直
同期信号発生回路１６の出力とは、水平同期位相検波回
路２７および垂直同期位相検波回路２８によって、前記
の入力映像信号の同期信号と位相比較を行う。もし、位
相ずれが検出されるとＩＪセットパルスＰおよびＱによ
って、水平同期信号発生回路１５および垂直同期信号発
生回路１６のリセットを行ない同期を維持する。しかし
ながら、第１図に示す回路の場合、位相ずれ検知後直ち
にリセットをするので、リセット位置がランダムとなり
、１フレームメモリ等でのフレーム相関に不具合が生ず
るという欠点があった。

本発明は、上述した点に鑑み、入力映像信号とフレーム
メモリ等の付属回路との同期信号の位相ずれの有無を、
偶数フィールドにおいて検出し、奇数フィールド‘こお
いて、同期信号発生回路のリセットを行う事によって入
力映像信号と付属回路とを正確に同期させることのでき
る同期回路を提供すりことを目的とする。

以下、本発明を図示の実施例について説明する。

第２図は、本発明の一実施に係る同期回路を示すブロッ
ク図、第３図および第４図は、動作説明の為のタイミン
グチャートである。テレビジョン受像機の映像増幅回路
から映像信号を取り出し、同期分離可能となる様なバイ
アスのかかった増幅回路１によって増幅した後、同期分
離回路２によって複合同期信号ＡおよびＡ′（Ａは偶数
フィールド、Ａ′は奇数フィールドの場合である）を分
離する。

水平同期信号Ｇは、水平同期位相検波回路３、ローパス
フィルタ（Ｌ、Ｐ、Ｆ）４、電圧制御発振器（Ｖ、Ｃ、
○）５および分周回路６から成るＡＦＣループによって
検出される。垂直同期信号検出回路７によって検出され
た垂直同期信号Ｂは、フィールド判別用として使用され
る分周回路９のクリアパルスおよびクロツク入力制御用
のアンド回路８の一方の入力となる。

すなわち分周回路９は、垂直同期信号Ｂの立下がりでカ
ウントを開始し、立上がりでカウントを停止する。分周
回路９の分周出力○およびＥ（クロックとして２．０４
５４９ＭＨ２を使用した場合１／２７および１／ゲ出力
）から１／がｒ（ここでＨｒは水平同機信号の周期であ
る）の幅を持つパルスＦがアンド回路１川こよって形成
されるが、そのアンド回路１川こは水平同期信号Ｇも供
給されているので、アンド回路１０の出力は日の様にな
り、偶数フィールドである事が検出される。一方、分周
出力Ｄを反転したィンパータ１１出力とＥ出力からアン
ド回路１２によってパルスＦと１／２Ｈｒの位相差を持
つパルスを作る。そのアンド回路１２には水平同期信号
Ｇも供給されているのでアンド回路１２の出力は、Ｊの
様になり奇数フィールドである事が検出される。ＪＫフ
リツプフｏツプ１３のクロツク入力としてＥ、クリア入
力として日を使用すると、フィールド毎に反転するフィ
ールドインデックス信号Ｎ（反転出力１）が得られる。

フレームメモリ等の付属回路を駆動する為の同期信号は
、クロック発生回路１４のクロックから水平同期信号発
生回路１５および垂直同期信号発生回路１６によって作
る。この垂直同期信号は、分周回路１８のクリアパルス
およびクロツク入力制御用のアンド回路１７の入力とし
て使用される。分周回路１８は、前述の分周回路９と同
じ様に動作する。

すなわち分周回路１８の出力は、第３図Ｄ、Ｅと同様の
波形となる。かかる関係にある分周回路１８の出力から
、偶数フィールド時に１／がｒの幅を持つパルスＦと対
応する１／がｒの幅を持つパルスを考え、その中にＨパ
ルスが存在するかどうかアンド回路１９によって検出す
る。アンド回路１９の出力はＫの様にもし入力映像信号
との位相差が許容範囲内にあると、パルスが出力される
。このＫパルスをＲＳフリツプフロツプ２０のリセット
入力、Ｊパルスをセット入力として使用すると、Ｑ出力
はＬの様になる。

従ってアンド回路２１の出力Ｍには偶数フィールドにお
いて許容限度以上の位相ずれの存在するときのみパルス
が出力される。尚、位相ずれの許容範囲は、分周回路１
８およびアンド回路１９の回路によって自由に選択でき
る。このＭパルスをＲＳフリツプフロツプ２２のセット
入力とし、フィールドインデックス信号Ｎをリセット入
力として使用すると、Ｑ出力は０の様になる。

この０パルスの例えば立下がりでトリガのかかる単安定
マルチを使用した垂直同期リセツト回路２３、および水
平同期リセツト回路２４を動作させると、位相ずれの検
出された偶数フィールドの次の奇数フィールドへの切り
換り目でＰおよびＱの様なりセットパルスが出力される
。このリセットパルスにより、水平同期信号発出生回路
１５および垂直同期信号発生回路１６をリセットする。
以上の回路構成により、偶数フィールドにおいて入力映
像信号との位相ずれが検出されると、奇数フィールドに
おいて同期信号発生回路のリセットが行われ、常に入力
映像信号とフレームメモリ等の付属回路との同期を保つ
ことができる。

以上述べたように、本発明によれば、入力映像信号とフ
レームメモリ等の付属回路との同期信号の位相ずれの有
無を偶数フィールドーこおいて検出し、奇数フィールド
において同期信号発生回路のリセツトを行う事によって
、入力映像信号と付属回路とを、フレーム相関を損う事
なく、正確に同期させる事ができる利点がある。

【図面の簡単な説明】

第１図は、従来の同期回路の一例を示すブロック図、第
２図は、本発明の−実施に係る同期回路を示すブロック
図、第３図および第４図は、第２図に示す回路の動作を
示すタイミングチャートである。 １・・・増幅回路、２…同期分離回路、３・・・水平同
期位相検波回路、６，９，１８・・・分周回路、８，１
０，１２，１７，１９，２１…アンド回路、１１…イン
バータ、１３…ＪＫフリツプフロツプ、１４・・・クロ
ック発生回路、１５・・・水平同期発生回路、１６…垂
直同期発生回路、２０，２２…ＲＳフリップフロップ、
２３…垂直同期リセット回路、２４・・・水平同期リセ
ット回路。 髪竿図 多１図 第２図 多３図

Claims (1)

【特許請求の範囲】
1. １ 入力映像信号から水平および垂直同期信号を分離し
   て検出する検出手段と、 前記検出手段で検出した垂直
   同期信号の期間内において１／２Ｈｒ（Ｈｒは水平同期
   信号の周期）の幅を持つ第１のゲート信号を発生すると
   ともに、この第１のゲート信号に対して１／２・Ｈｒ位
   相がずれ、かつ１／２・Ｈｒの幅を持つ第２のゲート信
   号を発生する第１の信号発生手段と、 前記第１のゲー
   ト信号と前記水平同期信号との論理積および前記第２の
   ゲート信号と水記水平同期信号との論理積をとり、各論
   理積出力として偶数、奇数のフイールド判別信号を発生
   する第２の信号発生手段と、 前記入力映像信号と同期
   させるべき付属回路の水平および垂直同期信号を発生す
   る回路を有する同期信号発生手段と、 前記同期信号発
   生手段からの垂直同期信号の期間内において前記第１の
   ゲート信号に対応する１／２・Ｈｒの幅を持つ第３のゲ
   ート信号を発生する第３の信号発生手段と、 前記第３
   のゲート信号と前記偶数フイールド判別信号との論理積
   出力によつてリセツトされ、かつ前記奇数フイールド判
   別信号によつてセツトされる第１のフリツプフロツプ回
   路と、 前記第２の信号発生回路の出力に基づいてフイ
   ールド毎に反転するフイールドインデツクス信号を発生
   する第４の信号発生手段と、 前記第１のフリツプフロ
   ツプ回路の出力と前記偶数フイールド判別信号との論理
   積をとり、前記入力映像信号と前記同期信号発生手段か
   らの出力との偶数フイールドにおける位相ずれが所定値
   を越えたときにパルスを出力する第５の信号発生手段と
   、 前記第５の信号発生手段の出力でリセツトされ、前
   記フイールドインデツクス信号でセツトされる第２のフ
   リツプフロツプ回路と、 この第２のフリツプフロツプ
   回路の出力に応答して前記水平および垂直同期信号発生
   回路をリセツトする手段とを具備する同期回路。