JPS6129064B2

JPS6129064B2 -

Info

Publication number: JPS6129064B2
Application number: JP8335878A
Authority: JP
Inventors: Kinya Takemura
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1978-07-07
Filing date: 1978-07-07
Publication date: 1986-07-04
Also published as: JPS5512516A

Description

【発明の詳細な説明】本発明はいわゆるビデオ・デイスクプレーヤー
のランダムアクセス方法に関する。

従来、デイスクには断面が円弧状で螺施状の溝
が刻まれその溝の底面に映像と音声に関する情報
が一連のストロツトとして記録されている。そし
て、このデイスクのトラツク（１周の溝）には、
トラツクのアドレス等の情報が各トラツク毎に記
録されていて、主としてデイスク供給メーカのデ
イスク自体の品質管理に利用されている。

かかるビデオ・デイスクが回転しているとき
は、記録されている情報は、溝を滑る針でレリー
フ・パターンの変化を静電容量の変化又は圧力の
変化として捕えられ、ひいては電気的に変化する
信号として読み出される。

さて、デイスクを再生する時、針（ピツクアツ
プ）の操作は、電気的、機械的にシステム化され
た従来のビデオ・デイスクプレーヤーの操作系の
操作釦を押すことにより実現される。再生時に、
再生したいシーンがあるとき、FF（早送り）又
FR（早戻し）の操作でその位置に針を移動せね
ばならない。例えば目測で針を移動しそこで針を
下ろして再生しそれが所求のシーンではない時は
何回も針の上げ下げ、FF又はFRを所求の位置に
なる迄繰り返すより仕方がない。この事は、デイ
スクに記録されている内容とトラツクアドレスと
か予め対応づけられているデイスクであつても勿
論同様であつてスピーデイに頭出しすることがで
きない。

一般にこの種のビデオ・デイスクはそのトラツ
クピツチが数μｍと小さいため上記のような所求
のトラツクのサーチは困難であり、加えてデイス
クの取付位置のズレによる心振れや針の下りる位
置のバラツキ或いはデイスクの記録時におけるト
ラツクのズレ等によりこの困難は大きいものとな
る。

又、このためデイスク上における針の位置の表
示手段として針と連動して働く一種の機械的なマ
ーカ表示による方式が提案されている。これによ
れば、針の概略位置は分つても正確なトラツク位
置迄は判明せず、所求のシーンの再生等のための
サーチにはやはり不便であつた。

そこで、本発明は上記問題点の改善に役立つヘ
ツドアクセス方法の提供を目的とする。

以下に本発明の一実施例について図面を参照し
ながら説明する。

本発明におけるビデオ・デイスクのランダムア
クセスは、デイスクのトラツクに予め記録されて
いるトラツクアドレス等の情報を利用することに
より実現する。

一般に、ビデオ情報は複合ビデオ信号がFM変
調された形で記録されていて１トラツクに数フレ
ーム記録されている。例えば、１フレーム（２フ
イード）或いは４フレーム（８フイード）という
具合に記録されている。

そして、トラツクアドレス等の情報は、例えば
第１図に示すように、垂直同期パルスの後縁の水
平同期パルスの中の１つの水平期間、例えば20H
目（第20番目の水平期間）に位置づけされ、FM
変調された形で記録されている。なお、この記録
位置は必ずしも20H目でなくても良い。

このトラツクアドレス等の情報の内容は、例え
ば第２図に示すように、23ビツトからなり、１ビ
ツト目はスタートワードで特に高レベル即ち
“１”であり、２〜４ビツト目は角度ワードと称
するものでトラツクの円周位置を示し、５〜18ビ
ツト目はアドレスワードであつてトラツクのアド
レスを意味し、19〜23はエラービツトチエツクワ
ードでビツトのエラーチツクに使用される。ここ
で１ビツトのビツト巾は約２μｓであり、23ビツ
トは略46μｓであるから水平期間（63，５μｓ）
の約70％を占めることになる。

このトラツクアドレス等の情報を処理するトラ
ツクアドレス読出回路は、20H目の該情報を抜き
取りラツチするもので、第３図のように構成され
る。

ビデオデイスク再生装置（以下単にプレーヤと
いう。）において、ターンテーブル１上にデイス
クが取り付けられ回転される。針（ピツクアツ
プ）２はヘツドと称するムーブメントに取り付け
られた形でデイスク上を中心方向に向けて移動し
且つデイスクの溝に記録されている信号を取り出
す。

この信号はビデオ信号再生回路３で再生され複
合ビデオ信号（NTSC方式或いはPAL方式等）と
なり、20Hゲート５に入力され且つモニタに供給
されてそこで映出される。なお、このようなビデ
オ信号再生回路は既によく知られているためここ
では詳述しない。そして、ビデオ信号再生回路３
から複合同期信号が20H抜取パルス発生回路７に
導入され、20Hを検出したときゲートフラグ信号
Ｃが得られる。この20H抜取パルス発生回路４
は、垂直、水平同期パルス分離回路、水平パルス
カウンタおよび単安定マルチから構成されるもの
であつて、現在の技術水準で簡単に得られること
から詳述しない。20Hゲート５において複合ビデ
オ信号Ａをゲートフラグ信号Ｃでゲートし、抜取
信号Ｄを出力する。

この抜取信号Ｄは後述のシフトレジスタ群１０
及びクロツクパルス発生回路５′へ導入される。
即ち、クロツクパルス発生回路５′の単安定マル
チ６は抜取信号Ｄが導入されてそれの立上りでト
リガされそれのビツト信号より十分長い巾のパル
スＥを出力する。なお、この単安定マルチバイブ
レータ６はリセツト端子を有しており、該端子
への信号で抜取信号Ｄのビツト信号がなくなる
とリセツトされる。クロツク信号発生回路８は、
RC，LC或いはＸ−tal発振等望ましくは安定性か
らＸ−tal発振を利用したものであつて、パルス
Ｅが入力される（高レベルとなる）と、発振を開
始してクロツクパルスＢを出力し入力がなくなる
（低レベルになる）と発振を停止する。ここで、
上記の通り抜取信号Ｄの１ビツトの巾は２μｓで
あることから、クロツクパルスＢの周期を２μｓ
に選んでおり、発振の周波数は500KHzとしてい
る。そして、このクロツク信号発生回路８はパル
スＥをキーイン入力とするものであつてキーイン
入力供給された後、少し遅れて、例えば略１μｓ
遅れて発振する。この結果、クロツクパルスＢ
は、抜取信号Ｄに対して遅れる。

このクロツク信号発生回路８の出力であるクロ
ツクパルスＢは、シフトレジスタ群１０に導入さ
れてそれの駆動に供され且つ23進カウンタ９に導
びかれる。この23進カウンタ９は入力パルスを23
個カウントした時出力するもので、即ちクロツク
パルスＢの最後のパルスの立上りで立上り該パル
スのパルス巾に等しい信号Ｇを得る。単安定マル
チバイブレータ７は、この信号Ｇの立下りで“低
レベル”になり自身の時定数に従う時間巾、例え
ば充分長くてよいことから１水平期間程度でも良
い。低レベルを継続するパルスＨを出力する。こ
のパルスＨが単安定マルチバイブレータ６のリセ
ツト信号として供給される。

このようにしてシフトレジスタ群１０へ供給す
るクロツクパルスＢは得られるが、ここではトラ
ツクアドレス等の情報が23ビツトであるため、そ
のビツト数に対応させて23個のパルスとしてお
り、それが他のビツト数であるときはそのビツト
数に応じて23進カウンタを変更すれば良く例えば
18ビツトの場合では18進カウンタとする。

又、クロツクパルスＢを得る他の方法として
は、ビデオ信号再生回路３には色信号位相制御に
使われるVCO等の発振器がありこれが再生信号
に同期していることから、このビデオ信号再生回
路３の発振出力に関連する信号を適宜カウントダ
ウントして用いることもできる。シフトレジスタ
群１０は、８ビツトのシリアルイン−パラレルア
ウトのシフトレジスタ１１，１２，１３をシリア
ルに接続したもので構成されてなり、クロツクパ
ルスＢの立上りで抜取信号Ｄを読み込みシフトレ
ジスタ１１から１３の方向へシフトして行く。こ
うして、クロツクパルスＢの最後のパルスの供給
が終了したとき、抜取信号Ｄの23ビツト分はすべ
てシフトレジスタ群１０に読み込みが完了し、そ
の状態に保持される。なお、シフトレジスタ１３
の最上位のビツトだけは空となつている。

このシフトレジスタ群１０は、シフトレジスタ
１１，１２，１３からその内容が各々８ビツトパ
ラレルに出力されANDゲート１４，１５，１６
に導びかれる。なお、このシフトレジスタ群１０
は、今一つの入力PC₃の供給があると、その内容
がクリアされることになる。

このANDゲート１４，１５，１６はそれぞれ
８個のANDゲートからなり、各ビツトに対応し
て形成されており、ANDゲート１４，１５，１
６は入力PC₂，PC₁，PC₀と上記のようにして入
力される信号とのANDの出力を得る。例えば、
入力PC₂が“高レベル”の時は、ANDゲート１４
はその入力を８ビツト独立に出力する。

そして、ANDゲート１４，１５，１６の出力
が入力されるORゲート１７は、３入力のORゲー
トの８個で構成され各ORゲートの入力はANDゲ
ート１４，１５，１６の各１ビツトが対応してい
る。例えば、ANDゲート１４，１５，１６のそ
れぞれの第２番目のゲートの出力がORゲート１
７の第２番目のゲートに入力される。即ANDゲ
ート１４，１５，１６のそれぞれの第ｎ番目のゲ
ートの出力がORゲート１７の第ｎ番目のゲート
に入力される。このORゲート１７の出力PB₀，
…PB₇は、次に説明するマイクロコンピユータの
入力となる。上記入力PC₀，PC₁，PC₂，PC₃はこ
のマイクロコンピユータから得られるものであ
る。

第５図はマイクロコンピユータのブロツクダイ
ヤグラムを示しており、該図を参照しながら、マ
イクロコンピユータ（以下マイコン）という。）
の動作を説明する。

１０１は中央処理装置（以下CPUという。）
で、ここで解読、制御信号の発生、演算等が行な
われる。１０２はクロツクジエネレータでCPU
１０１のクロツクを供給する。クロツクの安定化
を計る為にＸ−tal１２によるジエネレータとな
つている。１０３はシステム・コントローラで
CPU１０１からの制御信号を解読して新たに制
御信号を発生したり、又データバスのバツフアと
しての働きがある。１０４はプログラマブル周辺
インタフエイス（以下PPIと呼ぶ）でプログラマ
ブルなインタフエイスで外部機器との信号の入出
力を行なう。１０５はチツプセレクタでPROM或
いはRAMのセレクトを行なう。１０６はPRCM
（progam−mable read−onlymemory）でシステ
ムのプログラムがメモリされている。これは読出
専用である。又、１０７はRAM（random
access memory）でデータのメモリに使用され
書込、読出の両方が可能である。これらのPPOM
１０６，RAM１０７は必要に応じてその容量
（数）を決定する。１０８はキーボードで、この
プツシユボタンによりトラツクアドレス及びスタ
ート指令を入力する。１０９はデータラツチで表
示すべきデータの一時メモリである。１１０は表
示回路で主としてデータ信号のドライブ回路であ
る。１１１は表示器でトラツクアドレスの表示を
行ないLED或いはガス放電管等で構成される。

次に信号ラインの説明をすると、１１３はアド
レスバスと称するもので16本（16ビツト）の信号
ラインで構成されておりAB₀〜AB₁₅からなり2¹⁶
＝65，536のアドレス指定が可能である。通常
CPU１０１からアドレスが出力されこのアドレ
スバス１１３を介してPROM１０６やRAM１０
７のアドレス指定が行なわれる。本実施例では
AB₀〜AB₁₅のうち下位８ビツトがPROM１０６，
RAM１０７に入力され上位８ビツトはチツプセ
レクト１０５に入力されている。

１１４はPROM１０６のの（chip selectで
文字の上に付されているバーはアクテイブロウを
意味している）ラインである。この信号でどの
PROM１０６を選択するかを決定する。又、１１
５も１１４と同じでRAM１０６の₁（chip
enable）に入力されRAM１０７を選択する。

信号ライン１１６はデータバスでDB₀〜DB₇の
８本（８ビツト）で構成されデータ信号の伝送に
用いられる。CPU１０１のD₀〜D₇からデータが
入出力され一担システムコントローラ１０３に入
りパワーアツプされる。これはデータバスの端末
にTTL等が何個か接続された場合CPU１０１か
らの出力ではこれをドライブする能力がないので
このようにしてドライブ能力が強化される。第５
図中に示すデータバスの矢印はデータ伝送の方向
を示すもので一方向のものと双方向のものがあ
る。

信号ライン１１７はシステムコントローラ３の
（memory read）から出力され、RAM１
０７のOD（out put disable）に入力される。こ
の信号が出力（LOW）されるとRAM１０７は、
リード（読出し）状態となる。一方又信号ライン
１１８はシステムコントローラ３の
（memory write）から出力されRAM１０７の
Ｒ／Ｗに入力される。この信号が出力（LOW）
されるとRAM１０７はライト（かき込み）状態
となる。即ち、この２信号によつてREM１０７
からデータを読み出したり又はRAM１０７にデ
ータを書き込んだりする制御を行なう。

PPI１０４のPB₀〜PB₇，PC₀〜PC₇，PA₀〜PA₇
に接続されている信号ライン１１９は外部デバイ
スとの信号の伝送に使われる。これらは各々８本
（８ビツト）から構成されている。そしてPB₀〜
PB₇，PC₀〜PC₇，PA₀〜PA₇等のポートを入力と
するか或いは出力とするかはプログラムで制御で
きる。本実施例ではPB₀〜PB₇，PA₀〜PA₇を入力
ポートとして、又PC₀〜PC₇を出力ポートとして
使う。第３図のORゲート１７の出力がPB₀〜PB₇
に入力され、PC₀〜PC₇の中のPC₀，PC₁，PC₂，
PC₃が同図の該端子に出力される。又このCB₀〜
PC₇はキーボードにも入力されている。そしてど
のキーが押されたかはPA₀〜PA₇に入力される信
号により判別できる。

次に第６図はデイスクプレーヤーのヘツド操作
機構を示す。４つのプランジヤー２１０，２１
１，２１２，２１３はヘツド駆動及び針（ピツク
アツプ）の上げ下げを行なう。２１０はリバース
ソレノイドでこれが動作するとヘツドは逆進（デ
イスク中心と逆方向へ）早送りとなる。２１１は
フオワアードソレノイドで順方向（デイスク中心
へ）早送りとなる。２１２はプレイソレノイドで
これが動作するとヘツドはプレイ動作に入る。２
１３はピツクアツプソレノイドでこれの動作によ
りピツクアツプを下げデイスクの溝に接触させ
る。

次にスイツチ（以下SWと略記する。）２０３
パワーSWで２連SWとなつている。これがONに
なるとデイスクの回転等を司さどるモータ２２４
が動作すると共にパワートランス２２３によりプ
レーヤの電源回路がオンとなる。２０２はリセツ
トSWでヘツドのリターン停止位置（ヘツド走行
ラインの最外端）に設置してありヘツドがこの位
置にある時はOFFとなつている。２０９はリミ
ツトSWでヘツドがデイスクの最内端に来たとき
ONとなる。即ち演奏が終了した時点でONとなり
この位置からヘツドが離れるとOFFとなる。こ
れら２０２，２０９のSWは例えばマイクロSW
等で構成され前面パネルに付加されない内蔵形で
ある。

２０４はフオワード早送りSWでこれを押し続
けてONにしている間ヘツドはFF動作をする。２
０５はリバース早送りSWでこれが押されてON
になつている間ヘツドは早送りで逆進する。２０
６はプレイSWでこれが瞬時でも押されONにな
るとヘツドはプレイ動作に入る。プレイ動作とは
針がデイスク上に下りある一定の速度でデイスク
の溝に沿つて演奏動作をすることをさす。２０７
はポーズSWでこれを押してOFF側にしている間
針はデイスク面から上がりヘツドはその位置で停
止した状態となる。従つて画像は再生されない。
２０８はストツプSWでこれが瞬時でもONにな
ると演奏を停止し、ヘツドはリターンする。これ
らSW２０３，２０４，２０５，２０６，２０
７，２０８はプレーヤの前面パネルに設置され
る。この操作系にはマイコンからの信号がPC₄，
PC₅，PC₆より端子２２５，２２６，２２７にFF
入力、ポーズ入力、FR入力としてそれぞれ制御
信号として入力される。

この操作系の動作を説明する。

今、パワーSW２０３がONされたとすると、
モータ２２４が回転し且つパワートランス２２３
を介して電源回路がオン状態となる。

次にプレーSW２０６が押されると直流電圧DC
がプレーSW２０６、OFF側にあるフオワード早
送りSW２０４、OFF側にあるランドSW２２９
（このSWはヘツドがデイスク上にある時ONとな
る内蔵されたマイクロSWである。）を介してト
ランジスタ２１６のベースに印加され、トランジ
スタ２１６はオンとなる。このオンでフオワード
ソレノイドが働いてＦ，Ｆ動作（フオワード早送
り動作）となる。これと同時にコンデンサ２１５
は抵抗２１４を通して充電されプレイSW２０６
がOFF側になつてもトランジスタ２０６を充分
長くオンするように働く。しかもフオワードソレ
ノイド２１１によりFF動作でヘツドが順方向に
動いてリセツトSW２０２がONになり、トラン
ジスタ２１６がオンされつづける。なお、このと
きリミツトSW２０９がOFF側にある。このよう
にしてプレイSW２０６のONへの操作は一瞬で
も足りる。

FF動作が継続し、ヘツドがデイスクに達する
とランドSW２２９がONに切換わる。このため
トランジスタ２１６がオフになつてFF動作が解
除される。そしてランドSW２２９のON側から
直流電圧DCがポーズSW２０７、トランジスタ２
２１を経てトランジスタ２１７をオンにし、従つ
てプレイソレノイド２１２を働かせてプレイ動作
に切換える。なお、トランジスタ２２１は、２２
６にマイコンからPAUSE信号としてPC₅から負
のパルスが入力されているとき、オフとなり、通
常ではオンとなつている。

このようにしてプレイ動作が実行され、デイス
クの溝から針を通じて得られた情報により、モニ
タに映出されることとなる。

ストツプSW２０８を押してONにすると、
SCR２２０はトリガーされオンとなるためフオ
ワード早送りSW２０４のOFF側、プレイSW２
０６のOFF側を通じてリバースソレノイド２１
０に大電流が供給され、従つて該リバースソレノ
イド２１０による電圧降下が生じてランドSW２
２９を経てトランジスタ２１７のベースに導びか
れる電圧を下げ、トランジスタ２１７をオフにす
るに至り、プレイソレノイド２１２及びピツクア
ツプソレノイド２１３をオフする。この結果、プ
レイ動作が解除され、ヘツドはピツクアツプを上
げ逆進する。（FR動作）なお、ストツプSW２０
８のON側へ瞬間的に押しただけで良く押し続け
る必要はない。

又、上記のプレイ動作時にポーズSW２０７が
押されOFF側になると、トランジスタ２１７が
オフするためプレイ動作が停止し、ピツクアツプ
が上がつた状態でヘツドは停止し（PAUSE動
作）この状態がポーズSW２０７が押されている
間継続する。

又、リバース早送りSW２０５が押されONと
されると、リバースソレノイド２１０のみ働ら
き、トランジスタ２１６及び２１７のオフのため
他のソレノイドが働かないので、リバース早送り
スイツチ２０５の押されている間ヘツドは逆進す
る（FR動作）。

又、フオワード早送りSW２０４が押されON
にされると、これが押されている間トランジスタ
２１６がオンとなつてフオワード早送りソレノイ
ド２１１のみが働いて、FF動作となる。

リミツトSW２０９はヘツドがデイスクの終了
位置（最内周側）に至るとON側になつてこの位
置からずれるとOFF側になるため、デイスクの
終了位置になるや否やリミツトSW２０９のON
のためにトランジスタ２１６及び２１７をオフし
且つコンデンサ２２５を通じてOFF側のフオワ
ード早送りSW２０４を経てSCR２２０をトリガ
し、直流電圧DCがリバースソレノイド２１０、
フオワード早送りSW２０４のOFF側、プレイ
SW２０６のOFF側を経てSCR２２０に供給され
ていることからSCR２２０をオンせしめるた
め、リバースソレノイド２１０が働いてヘツドは
逆進する。ヘツドの逆進でリミツトSW２０９が
即座にOFF側に復帰する。

もし、演奏途中で、パワーSW２０３がOFF側
になつたとき、ヘツドがデイスクの途中で立往生
して停止しないように、直流電圧DCがパワース
イツチ２０３のOFF側からSCR２２０のトリガ
ーのため供給され、上記と同様にSCR２２０の
オンでリバースソレノイド２１０が働く。これは
リセツトSW２０２はヘツドが逆進してスタンバ
イ位置に戻つたときのみOFFとなりその他では
ON側にあることから、リセツトSW２０２のON
側を通じてモータ２２４及びトランス２２３に電
源が供給され、ひいては直流電圧DCがリセツト
SW２０２を通してリバースソレノイド２１０を
介しSCR２２０へ供給されることによる。ヘツ
ドが逆進してスタンバイ位置に戻つたときリセツ
トSW２０２がOFF側となつてすべての電源が切
れる。

第７図はヘツド操作系の機構の概略図を示して
いる。

モータ２２４の軸３０１の回転力はウオームギ
ヤーを介して軸３０２に伝達され、更に歯車３０
３を介してベルト３０４へそしてプーリ３０５を
介してベルト３０６へ伝達され、ベルト３０６の
速度がベルト３０４のそれより速くされている。
ヘツド（図示しない）が搭載されている台座３０
７には、ベルト３０６に対応したフオワードソレ
ノイド２１１及びリバースソレノイド２１０とベ
ルト３０４に対応したプレイソレノイド２１２が
設けられている。従つて、フオワードソレノイド
２１１，リバースソレノイド２１０，又はプレイ
ソレノイド２１２が働らくと、ベルト３０６又は
３０４の移動に応答して台座３０７ひいてはヘツ
ドがフオワード早送り、リバース早送り、又はプ
レイ送りが実行される。

次に、上記実施例のヘツドアクセス動作を第８
図のフローチヤートに従つて説明する。

先ず、ステツプ１で周辺デバイスの入出力の宣
言等、例えば第５図中のPPI１０４の入出力端子
の宣言を行ない、これら入出力端子で情報の授受
が可能とされることとなる。

そしてステツプ２に移り、P.ADR（プリセツ
トトラツクアドレス）及びS.ADR（サーチアド
レス）を０（零）にする。ここでPADRは使用者
が希望により予めセツトするアドレスを意味し、
S.ADRは実際にピツクアツプでデイスクから読
み取つたアドレスを意味しており、今だこのよう
なPADR、S.ADRは予めセツト、読み取りが実行
されていないこととなり、０にクリヤされる。な
お、キーボード１０８によりデイスクのトラツク
を選択（プリセツト）し、ヘツドがそのトラツク
上に到達したときピツクアツプがデイスク上に下
りてそのトラツク（サーチトラツク）のアドレス
をピツクアツプして表示器１１に表示され、かつ
プリセツトしたPADRも表示器１１に表示される
のは、後述の通りであり、表示器１１はPADR用
と、SADR用の２区分に振り分けられている。こ
のため、最初キーボード１０８のどのボタンも押
さないときは、０を表示させる必要があり、
PADR，SADRはRAM１０７のデータ領域が各々
割当てられており、ステツプ２によりここに０が
ストアされる。

次に、ステツプ３で、RAM１０７にストアさ
れているPADR，SADRが読み出されて、データ
バスを通つてデータラツチ１０９に入り、表示回
路１１０を通つて表示器１１１に表示される。こ
の表示データは次に新たにデータがくる迄、この
データラツチ１０９に保存されている。

ステツプ４では、キーボード１０８の操作で
PPI１０４へ入力される情報がPADR及びスター
トキーの入力であるかの入力判定を行ない、
PADR及びスタートキーの入力であると次のステ
ツプ５に進む。なお、ステツプ４では、キーボー
ド１０８が押されて、PADRの選定及びスタート
キーの入力がある迄、抜け出ることができない。
勿論、PADRはRAM１０７の所定の領域へ、ス
トアされる。ステツプ５では、PADRを読み出し
て、データラツチ１０９、表示回路１１０を経て
表示器１１１に表示される。即ち、表示器１１１
の表示は、０であつたPADRがプリセツトされた
値に変わる。

次にステツプ６に進み、FF信号をPPI１０４
のPC₄から出力する。このFF信号はPC₄を介して
第６図中、FF入力端である２２５へ入力され、
従つてFF動作に入る。このFF信号は、ヘツドが
デイスクの最初のトラツク位置にくる迄出力さ
れ、この間ヘツドはFF動作で送られる。

このFF信号の出力される期間は、ステツプ７
により決めれる。即ち、このような期間は、ヘツ
ドのピツクアツプがデイスクの最初のトラツク位
置に達したかを検出する位置検出手段、FF動作
を開始してデイスクの最初のトラツク位置に達す
るに必要な時間の経過を検出する時間検出手段等
に応じて決定しうるものである。従つてステツプ
７は、このような期間の経過を待つよう制御する
ものである。

次にステツプ８において、PADRを読み出して
０か否か即ちプリセツトしたトラツクアドレスが
０か否かを判定する。

この判定の結果、YES即ちPADRが０の場合に
は、次のステツプ１１においてFF信号の出力を
停止する。

又、判定の結果NO即ちPADRが０でない場合
は、次のステツプ１０において、PADRをデクリ
メント即ち、PADRから１を引算し、更に次のス
テツプ９に従つてFF動作で１トラツク分を飛越
す時間待ち、次いでステツプ８に戻る。もし
PADRが100であれば、このような一連のステツ
プ８，１０，９を100回繰り返えした後、ステツ
プ１１に移る。即ち、100トラツク分ヘツドが進
むのを待つのである。

ステツプ１１によりFF信号の出力が停止する
と、次のステツプ１２に移る。即ち、第６図中
FF入力端である２２５へのFF信号が無いためト
ランジスタ２１６がOFFしてFF動作が停止する
一方、ランドスイツチ２２９がON側になつてい
ることからランドスイツチ２２９、ポーズスイツ
チ２０７、トランジスタ２２１を通じてトランジ
スタ２１７がONとなつてプレイ動作になり、ピ
ツクアツプがデイスクに下りる。

ステツプ１３により、ピツクアツプから検出さ
れるデイスクのトラツクに記録されている情報が
PC₀，PC₁，PC₂に応じて第３図中ORゲート１７
の出力としてPB₀〜PB₇から読み出される。な
お、この情報のS.ADRはRAM１０７の所定領域
にストアされる。

この情報はステツプ１４に従つて、デタラツチ
１０９、表示回路１１０を経て表示器１１１に表
示する。この後、PC₃に応じてシフトレジスタ群
１０をクリアし（ステツプ１５）、更にPPI１０
４のPC₅にPAUSE信号（ポーズ信号）を出力し
（ステツプ１６）、次のPAUSE動作になる。

PAUSE信号が第６図中PAUSE入力端である２
２６に入力されると、トランジスタ２２１が
OFFとなり、プレイ動作が停止してピツクアツ
プが上がり、デイスクから情報が入力されなくな
り、ヘツドはデイスク上方で停止している。

このようにして、得られたSADRは一般には
PADRとは等しくない。これは、FF動作の時間
がステツプ７において正しく設定されていたとし
ても、デイスクの心ブレ、デイスクのトラツクズ
レ等で誤差が生じるためである。このような誤差
は50トラツク以内であることは実験的に確認され
た。

従つて、このような点については次のようにし
て一層改善される。

このPAUSE状態で、トラツク１８に従つて、
PADRとSADRの差異の検出を実行する。もし、
PADRがSADRよりも大きいか或いは等しいとき
即ち、ピツクアツプがプリセツトしたトラツクア
ドレスよりも手前で下りたか一致したときは、ピ
ツクアツプを進める必要から、次のステツプ１９
に従いFF信号をPC₄で出力する。

このステツプの後、すぐにステツプ２０に入つ
てPADR＝SADRかを判定する。

この判定の結果がYES.即ちPADR＝SADRであ
れば、すぐにステツプ２１でFF信号の出力を停
止する。

もし、NO即ちPADR＞SADRであれば、次の
ステツプ２３においてPADRをデイクリメント即
ちPADRから１を引算し、更に次のステツプ２２
に従いFF動作による１トラツク分の飛越時間を
待ち、その後ステツプ２０に戻る。このようにし
て、PADRとSADRの差を検出してFF動作で進
めるピツクアツプの距離を決定することとなる。
例えばPADRが1000でSADRが990であつたとす
れば、その差10トラツクの距離は、このようなル
ープを10回繰り返すことにより、これに対応する
時間FF動作でピツクアツプを進める。このよう
にして、10トラツク分ピツクアツプを進めると、
ステツプ２０の判定の結果がYESとなつて次の
ステツプ２１に入り、FF信号を停止してFF動作
を停止ひいては次のステツプ２９に移る。

上記ステツプ１８の判定結果がNO即ちPADF
＜SADRであつてピツクアツプが最初プリセツト
した位置より行き過ぎたとき、ステツプ２４に移
り、PPI１０４のPC₆からFR信号を出力する。こ
のFR信号は第６図中FR入力端である２２７に入
力されてトランジスタ２２２が導通し、且つラン
ドスイツチ２２９がON側にあることからFR動作
に入る。

このFR動作後、すぐにステツプ２５に従つて
PADR＝SADRか否か判定され、その判定結果が
ONであるとステツプ２６でSADRがデイクリメ
ントされ、更にFR動作により１トラツク分飛越
す時間待つた後、ステツプ２５に戻るループが繰
り返えされ、やがて判定結果がYESになると次
のステツプ２８に従つてFR信号の出力の停止と
なつて、FR動作が停止し、次のステツプ２９に
移る。

ここで、PADRとSADRと一致をステツプ２５
又は２０で判定した場合ピツクアツプが一致した
トラツク上からずれるように考えられる。成程ス
テツプ２４又は１９でFR信号又はFF信号を出力
しているのであるから、ステツプ２５又は２０で
判定する迄にピツクアツプは動こうとする。しか
し、FR信号又はFF信号を出力し、次の判定ステ
ツプ２５又は２０を実行し、これを停止するステ
ツプ２８又は２１に要する時間は数μｓである。
又ピツクアツプの移動信号即ちFR信号、FF信号
を出力しても電気的、機械的遅れがある。これら
の理由で一致した場合に、ピツクアツプが一致し
たトラツク上にあると考えて良い。

ステツプ２９におけるPAUSE信号の停止によ
り、トランジスタ２２１，２１７がオンとなつ
て、次のステツプ３０であるプレイ動作に入る。

このプレイ動作に入つた後は、ステツプ１３，
１４，１５と同様にステツプ３１，３２，３３に
よりSADRの読出し、それの表示器１１１での表
示、シフトレジスタ群１０のクリヤが順次実行さ
れる。

その後ステツプ３４に入つてしばらくの間例え
ば５秒間待つた後、ステツプ２に導入されて
PADR，SADRを１にクリヤする。

なお、ステツプ３４は、PADR及びSADRの表
示をすぐ消さないで、しばらく待つてから消され
るように配慮したものである。

この後、ステツプ４に従つてキーボード１０８
からのPADRの選定、スタートの入力が無いと演
奏が終了又は演奏途中でストツプスイツチ２０８
押されたとき、リミツトスイツチ２２９又はスト
ツプスイツチ２０８によりピツクアツプがデイス
クから離れ、ヘツドが逆進してスタンバイ状態即
ちヘツド走行ラインの最外端に戻る。

その後、再びキーボード１０８の操作により
PADRがセツトされ、スタートボタンが押される
と、上記と同様にヘツドがプリセツトトラツクア
ドレスPADRへ向つて移動を始める。

本発明の映像再生装置におけるヘツドアクセス
方法にあつては、叙上のように、使用者が予めプ
リセツトしたトラツク番地へヘツドが頭出しされ
るため従来のような、希望するトラツク番地の頭
出しのための煩雑な操作を解決することができ
る。

【図面の簡単な説明】

第１図は、記録媒体に記録されている映像信号
の垂直帰線期間の情報を説明する説明図を、第２
図は同上におけるトラツクアドレスのビツト配列
を説明する説明図をそれぞれ示し、第３図は本発
明の映像再生装置におけるヘツトアクセス方法の
記録媒体からトラツクアドレスを読出す回路を、
第４図は同上の動作を説明する各部波形図を、第
５図は同上の信号処理のための制御回路図を、第
６図はヘツドの操作系の回路図を、第７図はヘツ
ド操作系の機構図を、第８図は制御回路の動作を
説明するフローチヤートをそれぞれ示す。３：ビデオ信号再生回路、５：20Hゲート、１
０：シフトレジスタ群、１７：ORゲート、１０
１：中央処理装置、１０３：システムコントロー
ラ、１０４：PPI、１０７：PAM、１０８：キー
ボード、１１１：表示器、１１６：ROM、２０
３：パワースイツチ、２１０：リバーズルノイ
ド、２１１：フオワアードソレノイド、２１２：
プレイソレノイド、２１３：ピツクアツプソレノ
イド。

Claims

【特許請求の範囲】１映像信号と音声信号が渦巻状の溝に記録され
た円盤状の記録媒体から溝に沿つて信号読み出し
用のピツクアツプを移動し記録信号を静電容量或
いは圧力等の変化としてとらえ再生画像及び再生
音を得る映像再生装置において、ヘツドアクセス動作で頭出しを希望するトラツ
ク番地をプリセツトし、このプリセツトされた前記トラツク番地に対応
した時間だけ前記ピツクアツプの早送り装置を作
動させて前記ピツクアツプをプリセツトされた前
記トラツク番地に関連して得られるトラツク位置
に移動し、このトラツク位置で前記ピツクアツプにより前
記記録媒体から読み取られたトラツク番地とプリ
セツトされたトラツク番地との比較内容に応答し
て再度ピツクアツプの移動を制御することを特徴
とする映像再生装置におけるヘツドアクセス方
法。