JPS61290790A - 発光素子の製造方法 - Google Patents
発光素子の製造方法Info
- Publication number
- JPS61290790A JPS61290790A JP60133497A JP13349785A JPS61290790A JP S61290790 A JPS61290790 A JP S61290790A JP 60133497 A JP60133497 A JP 60133497A JP 13349785 A JP13349785 A JP 13349785A JP S61290790 A JPS61290790 A JP S61290790A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried layer
- buried
- doped
- alinas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は発光素子の製造方法に係り、特に、その高抵抗
層の液相成長法に関する。
層の液相成長法に関する。
ＡｌＧａＡｓなどの半導体レーザは光通信用の光源とし
て重要なものであるが、その半導体レーザ素子としては
、閉じ込み層（埋め込み層）を設け、局所的な活性領域
からレーザ発振をおこなう構造が汎用されている。
て重要なものであるが、その半導体レーザ素子としては
、閉じ込み層（埋め込み層）を設け、局所的な活性領域
からレーザ発振をおこなう構造が汎用されている。
しかし、このような埋め込み層は、できるだけ高抵抗な
層であることが望ましい。
層であることが望ましい。
［従来の技術］
従来の一実施例として、第２図に埋め込み層を設けたＩ
ｎＧａＡｓ Ｐからなる半導体レーザ素子の断面図を例
示しており、１はｎ−１ｎＰ基板、２はｎ−ＩｎＰバッ
ファ層、３はＩｎＧａＡｓ Ｐ活性層、４ばｐ−ＩｎＰ
クラッド層、５はｐ −１ｎＧａＡｓ Ｐ電極層、６は
絶縁膜、７は生電極、８は一電極で、９が埋め込み眉で
ある。
ｎＧａＡｓ Ｐからなる半導体レーザ素子の断面図を例
示しており、１はｎ−１ｎＰ基板、２はｎ−ＩｎＰバッ
ファ層、３はＩｎＧａＡｓ Ｐ活性層、４ばｐ−ＩｎＰ
クラッド層、５はｐ −１ｎＧａＡｓ Ｐ電極層、６は
絶縁膜、７は生電極、８は一電極で、９が埋め込み眉で
ある。
この埋め込み層９はｐ−１ｎＰ埋め込み層９１とｎ−Ｉ
ｎＰ埋め込み層９２とからなり、上記のバッファ層２や
クラフト層４に対し逆接合して、電流を阻止している。
ｎＰ埋め込み層９２とからなり、上記のバッファ層２や
クラフト層４に対し逆接合して、電流を阻止している。
このような埋め込み層９を設けるのは、局所的な活性層
３を形成し、そこがら効率的なレーザ発振を取り出すた
めで、ｊｎＰｉｉはエネルギーギャップＥｇが大きく、
キャリアの閉じ込めに極めて好適であるからである。
３を形成し、そこがら効率的なレーザ発振を取り出すた
めで、ｊｎＰｉｉはエネルギーギャップＥｇが大きく、
キャリアの閉じ込めに極めて好適であるからである。
このレーザ素子の形成には、ｎ−ＩｎＰ基ｖｉ１上に上
記のバッファ層２より電極層５までの層を液相エピタキ
シャル成長し、次に、中央表面にマスりを設けて、埋め
込み層形成部分をエツチング除去した後、その埋め込み
層形成部分にバッファ層２やクラッド層４と逆接合する
ように、ｐ −ＩｎＰ埋め込み層９１とｎ−１ｎＰ埋め
込み層９２とを、再び液相エピタキシャル成長して、形
成する。
記のバッファ層２より電極層５までの層を液相エピタキ
シャル成長し、次に、中央表面にマスりを設けて、埋め
込み層形成部分をエツチング除去した後、その埋め込み
層形成部分にバッファ層２やクラッド層４と逆接合する
ように、ｐ −ＩｎＰ埋め込み層９１とｎ−１ｎＰ埋め
込み層９２とを、再び液相エピタキシャル成長して、形
成する。
［発明が解決しようとする問題点］
しかし、上記の埋め込み層を精度良く逆接合させるよう
に設けることは大変に難しく、接合が悪くなってリーク
電流が生じ易い欠点がある。
に設けることは大変に難しく、接合が悪くなってリーク
電流が生じ易い欠点がある。
従って、逆接合の必要をな（するように、高抵抗層を形
成して、それを埋め込み層とすることが望ましい。それ
には、例えば、ＭＢＥ（分子線エピタキシャル成長法）
やＭＯＣＶＤ （有機化合物気相成長法）のような気相
エピタキシャル成長法で形成すると、酸素ガスなどが混
入して高抵抗になるが、気相成長法は選択性がなく、マ
スク上にも積層して、後の処理工程が厄介になる。
成して、それを埋め込み層とすることが望ましい。それ
には、例えば、ＭＢＥ（分子線エピタキシャル成長法）
やＭＯＣＶＤ （有機化合物気相成長法）のような気相
エピタキシャル成長法で形成すると、酸素ガスなどが混
入して高抵抗になるが、気相成長法は選択性がなく、マ
スク上にも積層して、後の処理工程が厄介になる。
従って、液相エピタキシャル成長が最も適しており、そ
のため、高抵抗化するための不純物として、Ｆｅ、 Ｎ
ｉ、 Ｃｏなどをドーピングすることが考えられる。し
かし、ＩｎＰにＦｅやＣｏをドープすると、高抵抗は得
られ名が、元来、Ｉｎの中へのＦｅやＣＯの溶解量は非
常に小さく、しかも、ＦｅはＰと化合するために、結晶
中へこれらの元素を有効に入れることは難しくなると云
う問題点がある。
のため、高抵抗化するための不純物として、Ｆｅ、 Ｎ
ｉ、 Ｃｏなどをドーピングすることが考えられる。し
かし、ＩｎＰにＦｅやＣｏをドープすると、高抵抗は得
られ名が、元来、Ｉｎの中へのＦｅやＣＯの溶解量は非
常に小さく、しかも、ＦｅはＰと化合するために、結晶
中へこれらの元素を有効に入れることは難しくなると云
う問題点がある。
また、Ｉｎ Ｇａ ＡｓにＦｅやＮｉをドープすると、
１０３Ωω程度の高抵抗エピタキシャル層が得られると
報じられている。しかし、このＩｎＧａＡｓは、Ｅｇが
０．７４ｅＶと小さく、キャリアの閉じ込めには無理が
あり、レーザ素子の埋め込み層には不適当である。
１０３Ωω程度の高抵抗エピタキシャル層が得られると
報じられている。しかし、このＩｎＧａＡｓは、Ｅｇが
０．７４ｅＶと小さく、キャリアの閉じ込めには無理が
あり、レーザ素子の埋め込み層には不適当である。
本発明は、これらの問題点を解決して、Ｅｇが大きく、
且つ、高抵抗が得られる発光素子の製造方法（液相成長
）−を提案するものである。
且つ、高抵抗が得られる発光素子の製造方法（液相成長
）−を提案するものである。
［問題点を解決するための手段］
その目的は、ＩｎＰ基板上にストライプ状の活性層が設
けられ、該活性層の両側に埋め込み層が設けられてなる
発光素子の製造方法において、ＡｌＧａＩｎＡｓ＋
またはＡ１１ｎＡｓにＦｅ、 Ｃｏ、 Ｎｉ、 Ｃｒの
一つ、あるいは複数を添加して液相成長し、前記埋め込
み層を形成する発光素子の製造方法によって達成される
。
けられ、該活性層の両側に埋め込み層が設けられてなる
発光素子の製造方法において、ＡｌＧａＩｎＡｓ＋
またはＡ１１ｎＡｓにＦｅ、 Ｃｏ、 Ｎｉ、 Ｃｒの
一つ、あるいは複数を添加して液相成長し、前記埋め込
み層を形成する発光素子の製造方法によって達成される
。
また、本発明における埋め込み層の組成は、その下に設
けられる層に良好に格子整合させるために、八１ｘＧａ
ｙＩｎ＋−ｘ−ｙＡｓｄで、Ｘイ直がＱ ＜ ｘ ＜０
．５０゜ｙ値がＯ＜ ｙ ＜０．５０とするが望ましい
。この組成でｙ値がＯのときにＡｌＩｎＡｓになる。
けられる層に良好に格子整合させるために、八１ｘＧａ
ｙＩｎ＋−ｘ−ｙＡｓｄで、Ｘイ直がＱ ＜ ｘ ＜０
．５０゜ｙ値がＯ＜ ｙ ＜０．５０とするが望ましい
。この組成でｙ値がＯのときにＡｌＩｎＡｓになる。
［作用］
即ち、本発明はＡｌＧａＩｎＡｓ、または、ＡｌＩｎＡ
ｓにＦｅ。
ｓにＦｅ。
Ｃｏ、 Ｎｉ、 Ｃｒをドーピングした高抵抗層を液相
エピタキシャル成長する。これらＦｅなどをドープした
ＡｌＧａＩｎＡｓやＡｌＩｎＡｓはＩｎＰ基板に格子整
合でき、高抵抗で、Ｅｇが大きくて、上記の埋め込み層
などに適している。
エピタキシャル成長する。これらＦｅなどをドープした
ＡｌＧａＩｎＡｓやＡｌＩｎＡｓはＩｎＰ基板に格子整
合でき、高抵抗で、Ｅｇが大きくて、上記の埋め込み層
などに適している。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかる液相成長法によって埋め込み層
を形成した半導体レーザの断面図を示している。図中の
１０はＦｅをドープしたＡＩ Ｉｎ ＡｓからＯ１確
６３２ なる埋め込み層で、ＩｎＰ基板１に格子整合でき、Ｅ、
は最大１．４５ｅＶ程度あり、Ｐが含まれないからＦｅ
も良く溶解して、高抵抗層になる。なお、その他の第２
図と同一部材には同じ記号が付しである。
を形成した半導体レーザの断面図を示している。図中の
１０はＦｅをドープしたＡＩ Ｉｎ ＡｓからＯ１確
６３２ なる埋め込み層で、ＩｎＰ基板１に格子整合でき、Ｅ、
は最大１．４５ｅＶ程度あり、Ｐが含まれないからＦｅ
も良く溶解して、高抵抗層になる。なお、その他の第２
図と同一部材には同じ記号が付しである。
このような埋め込み層１０を形成するには、上記したよ
うに、ｎ−ＩｎＰ基板１上に上記のバッファ層２から電
極層５までを液相エピタキシャル成長し、次に、中央表
面にマスク、例えば窒化シリコン膜マスクを設けて、埋
め込み層部分をエツチング除去した後、所望の埋め込み
層１０を液相エピタキシャル成長する。
うに、ｎ−ＩｎＰ基板１上に上記のバッファ層２から電
極層５までを液相エピタキシャル成長し、次に、中央表
面にマスク、例えば窒化シリコン膜マスクを設けて、埋
め込み層部分をエツチング除去した後、所望の埋め込み
層１０を液相エピタキシャル成長する。
次に、このようなＦｅをドープしたＡ Ｉａ４ｔＩ ｎ
、１，７ｓ層を液相エピタキシャル成長した実施例の成
長条件と結果とを説明する。成長溶液は次の組成のもの
を用いた。
、１，７ｓ層を液相エピタキシャル成長した実施例の成
長条件と結果とを説明する。成長溶液は次の組成のもの
を用いた。
ｘ、 ＝０． Ｑ Ｑ Ｏ８５
Ｘい−０，１５２
Ｘｘ、 ＝０．８４７０５
ここに、Ｘ、はＡ１１ｎＡｓ３元溶液のｉ成分の原子分
率である。
率である。
基板は（１１１）Ａ面のＩｎＰ、成長開始温度７９０℃
。
。
冷却温度０．５℃／分で、ＰｅはＸ、、 ＝０．０００
１〜ｏ、ｏｏｏａの組成になるように、上記の３元溶液
にドープした。
１〜ｏ、ｏｏｏａの組成になるように、上記の３元溶液
にドープした。
これらの条件によってエピタキシャル成長させた結果、
降下温度幅９℃で膜厚０．５μｍのＦｅをドープしたＡ
Ｉ Ｉｎ Ａｓエピタキシャル層が得られた。
降下温度幅９℃で膜厚０．５μｍのＦｅをドープしたＡ
Ｉ Ｉｎ Ａｓエピタキシャル層が得られた。
そのエピタキシャル層を測定したところ、キャリア濃度
” １０ ′４／ ｃｒｌ、移動度３００ｃｊ／ ＶＳ
ｅｃ、 比抵抗１０３Ω値の値となった。他方、Ｉｎ
ＰにＦｅをドープした実験を行ない、比抵抗１０２Ω値
の値を得ていたが、それよりも上記のＡ Ｉ Ｉ ｎＡ
ｓにＦｅをドープした方法が比抵抗が高くて、エピタキ
シャル成長は容易であった。
” １０ ′４／ ｃｒｌ、移動度３００ｃｊ／ ＶＳ
ｅｃ、 比抵抗１０３Ω値の値となった。他方、Ｉｎ
ＰにＦｅをドープした実験を行ない、比抵抗１０２Ω値
の値を得ていたが、それよりも上記のＡ Ｉ Ｉ ｎＡ
ｓにＦｅをドープした方法が比抵抗が高くて、エピタキ
シャル成長は容易であった。
これは、ＡｌＩｎＡｓ３元系成長層の説明であるが、Ａ
ｌＧａ１ｎＡｓ ４元系についても同様にＦｅのドープ
が容易で、高抵抗が得られる。
ｌＧａ１ｎＡｓ ４元系についても同様にＦｅのドープ
が容易で、高抵抗が得られる。
以上はＡＩＩｎＡｓａ元系、またはＡｌＧａ１ｎＡｓ
４元系の成長層を半導体レーザの埋め込み層を形成する
例で説明したが、このような高抵抗層はその他の高速デ
バイスなどにも適用でき、極めて有効になるものである
。
４元系の成長層を半導体レーザの埋め込み層を形成する
例で説明したが、このような高抵抗層はその他の高速デ
バイスなどにも適用でき、極めて有効になるものである
。
［発明の効果］
これらの説明から明らかなように、本発明によればエネ
ルギーギャップが大きい高抵抗層が容易に得られて、化
合物半導体装置の高性能化に顕著に寄与するものである
。
ルギーギャップが大きい高抵抗層が容易に得られて、化
合物半導体装置の高性能化に顕著に寄与するものである
。
第１図は本発明を適用した半導体レーザの断面構造図、
第２図は従来の半導体レーザの断面構造図である。
図において、
１はｎ ＩｎＰ基板、 ２はｎ−１ｎＰバッファ層
３はＩｎＧａＡｓ Ｐ活性層、 ４はｐ−ＩｎＰクラッ
ド層５はｐ −１ｎＧａＡｓ Ｐ電極層、 ６は絶縁膜、 ７．８は電極、９は埋め込み
層、 １０はＡｌＩｎＡｓからなる高抵抗層 を示している。
３はＩｎＧａＡｓ Ｐ活性層、 ４はｐ−ＩｎＰクラッ
ド層５はｐ −１ｎＧａＡｓ Ｐ電極層、 ６は絶縁膜、 ７．８は電極、９は埋め込み
層、 １０はＡｌＩｎＡｓからなる高抵抗層 を示している。
Claims (1)
- ＩｎＰ基板上にストライプ状の活性層が設けられ、該活
性層の両側に埋め込み層が設けられてなる発光素子の製
造方法において、ＡｌＧａＩｎＡｓ、またはＡｌＩｎＡ
ｓにＦｅ、Ｃｏ、Ｎｉ、Ｃｒの一つ、あるいは複数を添
加して液相成長し、前記埋め込み層を形成することを特
徴とする発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60133497A JPS61290790A (ja) | 1985-06-18 | 1985-06-18 | 発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60133497A JPS61290790A (ja) | 1985-06-18 | 1985-06-18 | 発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290790A true JPS61290790A (ja) | 1986-12-20 |
Family
ID=15106149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60133497A Pending JPS61290790A (ja) | 1985-06-18 | 1985-06-18 | 発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290790A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0208209A3 (en) * | 1985-06-27 | 1988-03-02 | Nec Corporation | A buried heterostructure semiconductor laser and a process of the fabrication of the same |
| JPS6482585A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Manufacture of buried semiconductor laser |
| JPH01146390A (ja) * | 1987-10-29 | 1989-06-08 | American Teleph & Telegr Co <Att> | 半導体デバイス |
| JPH0353582A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | 高抵抗半導体層埋め込み型半導体レーザ |
| JPH0382184A (ja) * | 1989-08-25 | 1991-04-08 | Nec Corp | 高抵抗埋め込み半導体レーザ及びその製造方法 |
| FR2736211A1 (fr) * | 1995-06-27 | 1997-01-03 | Mitsubishi Electric Corp | Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d'arret de courant |
| US6717187B2 (en) | 2001-04-18 | 2004-04-06 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and the fabrication method |
| EP1227361A3 (en) * | 2001-01-30 | 2004-05-26 | The Furukawa Electric Co., Ltd. | Semiconductor optical device having reduced parasitic capacitance |
| US6891202B2 (en) | 2001-12-14 | 2005-05-10 | Infinera Corporation | Oxygen-doped Al-containing current blocking layers in active semiconductor devices |
| GB2429331A (en) * | 2005-08-15 | 2007-02-21 | Agilent Technologies Inc | Isolation region for a laser-modulator device |
| US10170464B2 (en) | 2015-06-05 | 2019-01-01 | International Business Machines Corporation | Compound semiconductor devices having buried resistors formed in buffer layer |
-
1985
- 1985-06-18 JP JP60133497A patent/JPS61290790A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0208209A3 (en) * | 1985-06-27 | 1988-03-02 | Nec Corporation | A buried heterostructure semiconductor laser and a process of the fabrication of the same |
| JPS6482585A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Manufacture of buried semiconductor laser |
| JPH01146390A (ja) * | 1987-10-29 | 1989-06-08 | American Teleph & Telegr Co <Att> | 半導体デバイス |
| JPH0353582A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | 高抵抗半導体層埋め込み型半導体レーザ |
| JPH0382184A (ja) * | 1989-08-25 | 1991-04-08 | Nec Corp | 高抵抗埋め込み半導体レーザ及びその製造方法 |
| FR2736211A1 (fr) * | 1995-06-27 | 1997-01-03 | Mitsubishi Electric Corp | Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d'arret de courant |
| EP1227361A3 (en) * | 2001-01-30 | 2004-05-26 | The Furukawa Electric Co., Ltd. | Semiconductor optical device having reduced parasitic capacitance |
| US6982469B2 (en) | 2001-04-18 | 2006-01-03 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and the fabrication method |
| US6717187B2 (en) | 2001-04-18 | 2004-04-06 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and the fabrication method |
| EP1251610A3 (en) * | 2001-04-18 | 2005-01-12 | Nippon Telegraph and Telephone Corporation | Semiconductor optical device and the fabrication method |
| US7060518B2 (en) | 2001-04-18 | 2006-06-13 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and the fabrication method |
| US6921925B2 (en) | 2001-10-09 | 2005-07-26 | Fred A. Kish, Jr. | Oxygen-doped Al-containing current blocking layers in active semiconductor devices in photonic integrated circuits (PICs) |
| US7122846B2 (en) | 2001-10-09 | 2006-10-17 | Infinera Corporation | Oxygen-doped Al-containing current blocking layers in active semiconductor devices in photonic integrated circuits (PICs) |
| US7208770B2 (en) | 2001-10-09 | 2007-04-24 | Infinera Corporation | Oxygen-doped Al-containing current blocking layers in active semiconductor devices in photonic integrated circuits (PICs) |
| US6891202B2 (en) | 2001-12-14 | 2005-05-10 | Infinera Corporation | Oxygen-doped Al-containing current blocking layers in active semiconductor devices |
| US7087449B2 (en) | 2001-12-14 | 2006-08-08 | Infinera Corporation | Oxygen-doped Al-containing current blocking layers in active semiconductor devices |
| GB2429331A (en) * | 2005-08-15 | 2007-02-21 | Agilent Technologies Inc | Isolation region for a laser-modulator device |
| US7498613B2 (en) | 2005-08-15 | 2009-03-03 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Method of providing electrical separation in integrated devices and related device |
| US7867792B2 (en) | 2005-08-15 | 2011-01-11 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Method of providing electrical separation in integrated devices and related devices |
| GB2429331B (en) * | 2005-08-15 | 2011-05-11 | Agilent Technologies Inc | A method of providing electrical separation in integrated devices and related device |
| US10170464B2 (en) | 2015-06-05 | 2019-01-01 | International Business Machines Corporation | Compound semiconductor devices having buried resistors formed in buffer layer |
| US10700058B2 (en) | 2015-06-05 | 2020-06-30 | International Business Machines Corporation | Compound semiconductor devices having buried resistors formed in buffer layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0208209B1 (en) | A buried heterostructure semiconductor laser | |
| JPS62200784A (ja) | 半導体レ−ザ装置 | |
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| JPH021386B2 (ja) | ||
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6174382A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6021586A (ja) | 化合物半導体装置 | |
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| JPH01192184A (ja) | 埋込み型半導体レーザの製造方法 | |
| JPH05206565A (ja) | 半導体レーザ素子 | |
| JPH03256388A (ja) | 半導体レーザの製造方法 | |
| JPS58158988A (ja) | 分布帰還形半導体レ−ザ | |
| JPS59168687A (ja) | 半導体レ−ザ及びその製造方法 | |
| JPS61171185A (ja) | 半導体レ−ザ装置 | |
| JPS6167285A (ja) | 半導体レ−ザ装置 | |
| JPS60127777A (ja) | 半導体レ−ザの製造方法 | |
| JPS62259490A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS60147188A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH088482A (ja) | 半導体レーザおよびその製造方法 | |
| JPS60258987A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6191990A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH0277184A (ja) | 半導体レーザの製造方法 | |
| JPS5976492A (ja) | 半導体レ−ザ−装置 | |
| JPS60251687A (ja) | 半導体レ−ザ装置の製造方法 |