JPS61292402A - マイクロ波集積回路 - Google Patents

マイクロ波集積回路

Info

Publication number
JPS61292402A
JPS61292402A JP60134544A JP13454485A JPS61292402A JP S61292402 A JPS61292402 A JP S61292402A JP 60134544 A JP60134544 A JP 60134544A JP 13454485 A JP13454485 A JP 13454485A JP S61292402 A JPS61292402 A JP S61292402A
Authority
JP
Japan
Prior art keywords
copper
conductor layer
paste
resistor
inexpensive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60134544A
Other languages
English (en)
Inventor
Osamu Makino
治 牧野
Toru Ishida
徹 石田
Hirotoshi Watanabe
寛敏 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60134544A priority Critical patent/JPS61292402A/ja
Publication of JPS61292402A publication Critical patent/JPS61292402A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロ波帯で用いられる集積回路に関する
・ものである。
従来の技術 近年、情報の高度化、情報量の増加に伴い通信周波数の
高域化が進み、西星放送受信などマイクロ波帯での実用
化が始まっている。これらマイクロ波域で用いられる送
・受信機などの回路ユニットは、小形化と低廉化の面で
、厚膜ハイブリッド回路構成によシ一体化したマイクロ
波集積回路(以下MICとよぶ)が主流となりつつある
以下図面を参照しながら、上述した従来のマイクロ波集
積回路について説明する。
第2図は、トランジスタTR,ストリップラインLj+
 L21 L5 *抵抗R1〜R6+容量C9誘電体共
振器DRからなるドレン接地型のマイクロ波発振回路を
示しており、この発振回路を厚膜技術によりMICで形
成した場合構造の断面図を第3図に示す。
従来の厚膜MICは、アルミナなどのセラミック基板1
oに、銀、銀−白金、金などの貴金属導体からなる導体
ペーストをスクリーン印刷し、空気中の760°C〜9
00 ”Cの温度で焼成し、接地導体層30および配線
導体層31〜36を形成する。次いで、直流バイアス抵
抗(”l + ”2 ) +終端抵抗R3,減衰器抵抗
R4〜R6などの抵抗素子として、酸化ルテニウム R
u02−ガラス系のグレーズ抵抗ペーストを導体層31
,32.33に一部重なるようにスクリーン印刷し、空
気中の750’C〜900°Cの温度で焼成しグレーズ
抵抗膜60゜61を形成し必要に応じて抵抗をトリミン
グする。
このあと、誘電体共振器DRやコンデンサチップC1や
、トランジスタチップTHなどのチップ部品を半田付な
どにより搭載し、ワイヤボンデング用のワイヤ4oなど
によつて結線して完成させる。
(列えば、「厚膜MIC化SHFテレビ地上放送用受信
コンバータ」昭和54年、テレビジョン学会全国大会、
13−17.上野 ら) 発明が解決しようとする問題点 上述のような従来のMICは、形状が小型で高性能でし
かも生産しやすいものであるが、導体材料、抵抗材料と
してムUなどの貴金属を多量に使うため決して安価であ
るとは言えない。1配線の導体損失を増やさず、また安
価な他の導体材料として銅Cuが考えられるが、銅は酸
化されやすいため、空気中での導体形成ができない。ま
た逆に、窒素中でCuを形成したとしても、抵抗体の酸
化ルテニウムRuO2が還元されやすいため窒素中では
抵抗を形成できない。このように、従来のMICは使用
材料が高価であるため低コスト化は難しく、また安価な
材料に置き換えることも難じいという致命的な欠点を有
していた。
本発明は上記問題点に鑑み、安価な配線材料と抵抗材料
から構成された安価で高性能なMMCを提供するもので
ある。
問題点を解決するための手段 上記問題点を解決するために本発明のMICは、少なく
とも銅からなる導体層と、珪化物−非還元性ガラス系グ
レーズ抵抗体とで構成されたものである。
作用 本発明は上記した構成によって、導体層に安価な卑金属
である銅を用い、また、RuO2に代る安価で還元され
にぐい珪化物と非還元性ガラスからなるグレーズを抵抗
として用いた事によって、従来と同等以上の回路性能を
有した安価なMICが実現できたものである。
実施例 以下本発明の一実施例を第1図をもとに説明する。なお
、第1図では、導体層20〜26が銅であり、グレーズ
抵抗膜60.51が珪化物−非還元性ガラス系グレーズ
抵抗体で構成されている点を除き、他の構成部品は第3
図と同じである。また実施列では、従来列と同じ構造(
パターン形状も同じ)での、マイクロ波発振回路につい
て行なった。
セラミック基板1oとして、アルミナ含有量が98%、
厚みがO,El nで、2Off角の薄板上の表面が平
滑なアルミナ基板を用いた。
この基板の片面全面に、銅に少量の添加”物成分を含む
銅ペーストを325メツシユのスクリーンで印刷1.1
25°Cの乾燥機で10分間乾燥し、・接地導体層2o
を得た。
次に、もう一方の面に、同じ鋼ペーストを印刷・乾燥し
て配線導体層21〜25を得た。これを、炉内の酸素濃
度が109pl!1以下の窒素雰囲気で、ピーク温度が
900″Cで、10分間保持された温度パター/を有す
る雰囲気厚膜ベルト炉に通して焼成した。この時のスh
 IJツブ・ラインの電気的特性を調べたところ、導体
厚みが1e〜18μmで導体抵抗(直流)は2mQ10
で、6GHzでの導体損失は約o、osdaであった。
次に、第1表に示す固形成分と、ビークルとをよく混練
した抵抗ペーストを250メツシユで乳厚が20μmの
スクリーンで印刷、乾燥し、銅導体層と同じ条件で焼成
し、グレーズ抵抗膜21゜22とした。このあと各抵抗
R1〜R6を必要な抵抗値にレーザ・トリミングによシ
合わせ、各チップ部品C,,TR、DRを取り付けてM
ICを完成させた。
(以下余白) この様にして得られた本発明のマイクロ波発振回路の代
表的特性を、従来のMICの発振回路のものとの比較を
第2表に示す。同表から伺えるように本発明のMICが
従来のMICに比べて優れた特性を有しているのは、配
線材料に低抵抗な銅を用いた事と、これに適合する厚膜
抵抗材料を形成した構成によるものである。また、本発
明のMICは、従来のムg、ムU導体に比べ、半田くわ
れなどによる接着の低下や、マイグレーションによる導
体特性の低下も見られないため、従来に比べて、極めて
製造しやすいものとなっている。
第2表 発明の効果 以上のように本発明は、セラミック基板上に少なくとも
銅からなる導体層と、これに接触する珪化物−非還元性
ガラス系グレーズ抵抗体とよ多構成する事によシ、安価
で製造容易で且つ特性の優れたマイクロ波集積回路を提
供できるものであシ、これは工業上極めて重要なもので
ある。
【図面の簡単な説明】
第1図は本発明のマイクロ波集積回路の一部の構造を示
す断面図、第2図はマイクロ波発振回路を示す図面、第
3図は従来のマイクロ波集積回路の一部の構造を示す断
面図である。 10・・・・・・セラミック基板、20.30・・・・
・・接地導体層、21〜25.31〜35・・・・・・
配線導体層、40・・・・・・ワイヤ、50,51 .
60.61・・・・・・グレーズ抵抗膜。

Claims (1)

    【特許請求の範囲】
  1.  電気絶縁性セラミックよりなる基板上に少なくとも、
    銅からなる導体層と、前記導体層に電気的に接触する珪
    化物−非還元性ガラス系グレーズ抵抗体層とを形成して
    なることを特徴とするマイクロ波集積回路。
JP60134544A 1985-06-20 1985-06-20 マイクロ波集積回路 Pending JPS61292402A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60134544A JPS61292402A (ja) 1985-06-20 1985-06-20 マイクロ波集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60134544A JPS61292402A (ja) 1985-06-20 1985-06-20 マイクロ波集積回路

Publications (1)

Publication Number Publication Date
JPS61292402A true JPS61292402A (ja) 1986-12-23

Family

ID=15130797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60134544A Pending JPS61292402A (ja) 1985-06-20 1985-06-20 マイクロ波集積回路

Country Status (1)

Country Link
JP (1) JPS61292402A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153702A (en) * 1980-04-30 1981-11-27 Matsushita Electric Industrial Co Ltd Glazed resistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153702A (en) * 1980-04-30 1981-11-27 Matsushita Electric Industrial Co Ltd Glazed resistor

Similar Documents

Publication Publication Date Title
US4529835A (en) Ceramic thick film circuit substrate
US5164698A (en) Post-termination apparatus and process for thick film resistors of printed circuit boards
US5016089A (en) Substrate for hybrid IC, hybrid IC using the substrate and its applications
JPS61292402A (ja) マイクロ波集積回路
JPH03296205A (ja) セラミックコンデンサ
JP2002043758A (ja) 多層基板及びその製造方法
JPH0595071U (ja) 厚膜回路基板
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JP3248377B2 (ja) 多層セラミック配線基板の製造方法
JPS5936922Y2 (ja) 混成集積回路装置
JPS6047496A (ja) セラミツク基板
JP3005615U (ja) コンデンサアレー
JP2001217515A (ja) 回路基板
JPS62122195A (ja) 多層回路基板
JPH0818240A (ja) 厚膜回路基板
JPS6344316B2 (ja)
JPS61144049A (ja) 混成集積回路用基板
JPH0544200B2 (ja)
JPH05129751A (ja) 厚膜回路基板
JPS60175495A (ja) 多層基板
JPS5918669A (ja) 厚膜回路の形成法
JPH08125335A (ja) 厚膜印刷多層回路の形成方法
JPH04236483A (ja) 厚膜混成集積回路
JP2000276946A (ja) 誘電体ペースト及び多層基板
JPH0462987A (ja) 厚膜回路基板および厚膜ハイブリッド集積回路