JPS6130397Y2 - - Google Patents
Info
- Publication number
- JPS6130397Y2 JPS6130397Y2 JP10317677U JP10317677U JPS6130397Y2 JP S6130397 Y2 JPS6130397 Y2 JP S6130397Y2 JP 10317677 U JP10317677 U JP 10317677U JP 10317677 U JP10317677 U JP 10317677U JP S6130397 Y2 JPS6130397 Y2 JP S6130397Y2
- Authority
- JP
- Japan
- Prior art keywords
- cursor
- information
- bits
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims 3
- 239000000872 buffer Substances 0.000 description 15
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【考案の詳細な説明】
本考案は中央処理装置（CPU）から導出され
たカーソル位置情報を調歩同期式の通信回線を介
して導入するCRT表示装置の改良に関するもの
である。
たカーソル位置情報を調歩同期式の通信回線を介
して導入するCRT表示装置の改良に関するもの
である。
一般にCRT表示装置と中央処理装置を電話回
線等の通信回線を介して接続し、中央処理装置か
らカーソルの位置情報を伝送する場合、通常カー
ソルの位置情報はJIS8単位コードの２バイトで表
現するが、例えばカーソルの位置情報が２行３列
とすると00000010、00000011と成り、この２バイ
トのカーソル位置情報を伝送すると、JIS8単位の
STXコード、ETXコード即ち通信回線の制御コ
ードとなるため上記のカーソル位置情報は伝送で
きない。
線等の通信回線を介して接続し、中央処理装置か
らカーソルの位置情報を伝送する場合、通常カー
ソルの位置情報はJIS8単位コードの２バイトで表
現するが、例えばカーソルの位置情報が２行３列
とすると00000010、00000011と成り、この２バイ
トのカーソル位置情報を伝送すると、JIS8単位の
STXコード、ETXコード即ち通信回線の制御コ
ードとなるため上記のカーソル位置情報は伝送で
きない。
従つて従来は伝送するカーソルの位置情報に特
別な工夫を施している。即ち第１図イに示すよう
に上記カーソル位置情報（行、列）の各１バイト
における最上位ビツト（MSBと称す）側の２ビ
ツトを常に“01”となるように補正して上位２ビ
ツトを通信回線の制御コード以外のコードとなる
ようにしている。
別な工夫を施している。即ち第１図イに示すよう
に上記カーソル位置情報（行、列）の各１バイト
における最上位ビツト（MSBと称す）側の２ビ
ツトを常に“01”となるように補正して上位２ビ
ツトを通信回線の制御コード以外のコードとなる
ようにしている。
しかしながら上記した従来の方法によれば、カ
ーソルの表示位置を指定するための行、列の数は
上述した１バイトの残り６ビツトで表現しうる１
〜63までとなつており、結局カーソルの表示でき
る位置はCRT表示画面の行と列の数が１〜63の
区画内だけである。
ーソルの表示位置を指定するための行、列の数は
上述した１バイトの残り６ビツトで表現しうる１
〜63までとなつており、結局カーソルの表示でき
る位置はCRT表示画面の行と列の数が１〜63の
区画内だけである。
従つて最近一般化しつつある大表示画面（たと
えば25行×80列）のCRT表示装置にこのまま適
用するとカーソルを表示できない部分が生じると
いう問題点を有していた。
えば25行×80列）のCRT表示装置にこのまま適
用するとカーソルを表示できない部分が生じると
いう問題点を有していた。
本考案は上記の問題点に鑑みて成されたもの
で、１バイトのカーソル位置情報の上位２ピツト
の変化を検出し、その検出情報と残り６ビツト情
報によりカーソル表示位置を決定するように構成
して、該カーソル表示位置を指定するための行、
列の数を増すようにしたCRT表示装置を提供す
るものである。
で、１バイトのカーソル位置情報の上位２ピツト
の変化を検出し、その検出情報と残り６ビツト情
報によりカーソル表示位置を決定するように構成
して、該カーソル表示位置を指定するための行、
列の数を増すようにしたCRT表示装置を提供す
るものである。
以下、本考案の実施例を図に基づいて詳細に説
明する。
明する。
第１図イ，ロはCPUからのカーソル位置情報
例を示し、イは上位２ビツトを“01”と補正した
ものである。このときは残り６ビツトで最大63ま
で位置情報を表わすことができる。なおイは３を
示す。ロは上位２ビツトを“11”と補正したもの
であり、このときは64以上の位置情報を表わす。
つまり例ロのように残り６ビツトが全て“０”で
あれば64を示し、11 000001であれば65を示す。
従つて上位２ビツトを“11”と補正したときは64
〜127までの位置情報を表わすことができる。第
２図は同CRT表示装置のブロツク回路例を示
す。第２図において、１は中央処理装置
（CPU）から転送されてきたカーソル位置情報を
記憶する１バイトのバツフアであり、b7ビツト
およびb8ビツト（最上位ビツトMSB）にはCPU
からの“01”或いは“11”信号が記憶される。
２，３はインバータ、４，５，６はアンドゲート
を示し、これらのインバータ及びアンドゲートで
バツフア１の上位２ビツトb7、b8の各状態
（“01”，“11”）によつてアンドゲート６から
“０”或いは“１”信号が導出されるように回路
構成している。７，８は共に７ビツトからなり、
タイミング信号T1，T2に同期してカウント動作
する行、列カーソルカウンタを示し、１ビツトか
ら６ビツトにはバツフア１のb1ビツトからb6ビ
ツトの内容を、また７ビツト目にはアンドゲート
６から導出される信号情報をそれぞれ記憶する。
９は行、列カーソルカーソルカウンタ７，８から
のカウント情報にもとづいてカーソルの表示装
置、つまり行と列の数を決定し、その決定内容と
CRT表示装置の走査するカウンタとの一致を取
り、一致するとCRT装置１０にカーソル表示用
信号を導出するカーソル制御部である。
例を示し、イは上位２ビツトを“01”と補正した
ものである。このときは残り６ビツトで最大63ま
で位置情報を表わすことができる。なおイは３を
示す。ロは上位２ビツトを“11”と補正したもの
であり、このときは64以上の位置情報を表わす。
つまり例ロのように残り６ビツトが全て“０”で
あれば64を示し、11 000001であれば65を示す。
従つて上位２ビツトを“11”と補正したときは64
〜127までの位置情報を表わすことができる。第
２図は同CRT表示装置のブロツク回路例を示
す。第２図において、１は中央処理装置
（CPU）から転送されてきたカーソル位置情報を
記憶する１バイトのバツフアであり、b7ビツト
およびb8ビツト（最上位ビツトMSB）にはCPU
からの“01”或いは“11”信号が記憶される。
２，３はインバータ、４，５，６はアンドゲート
を示し、これらのインバータ及びアンドゲートで
バツフア１の上位２ビツトb7、b8の各状態
（“01”，“11”）によつてアンドゲート６から
“０”或いは“１”信号が導出されるように回路
構成している。７，８は共に７ビツトからなり、
タイミング信号T1，T2に同期してカウント動作
する行、列カーソルカウンタを示し、１ビツトか
ら６ビツトにはバツフア１のb1ビツトからb6ビ
ツトの内容を、また７ビツト目にはアンドゲート
６から導出される信号情報をそれぞれ記憶する。
９は行、列カーソルカーソルカウンタ７，８から
のカウント情報にもとづいてカーソルの表示装
置、つまり行と列の数を決定し、その決定内容と
CRT表示装置の走査するカウンタとの一致を取
り、一致するとCRT装置１０にカーソル表示用
信号を導出するカーソル制御部である。
次に動作を説明すると、まずCPUから第１図
イに示すような上位２ビツトが“01”と補正した
１バイトのカーソル行情報がバツフア１に転送さ
れると、バツフア１には“01000011”と記憶され
る。ところで上位２ビツトに記憶された“01”信
号はアンドゲート５に印加され、該ゲート５の出
力“０”は次段のアンドゲート６に印加される。
更にb7ビツトの“１”信号はアンドゲート４
に、またこのゲート４にはb8ビツトの“０”信
号がインバータ２で反転されて“１”信号となつ
て印加される。依つてゲート４の出力信号は
“１”となり次段のインバータ３にて反転され、
結局“０”信号となつてゲート６に印加される。
従つてこの時のゲート６にはインバータ３からの
“０”信号とゲート５からの“１”信号が同時に
印加されるため、ゲート６はオフ状態となり
“０”信号を導出する。ここでタイミング信号T1
が導出して行カーソルカウンタ７が動作し、バツ
フア１のb1〜b6ビツト情報をカウンタ７の１〜
６ビツトでそれぞれ記憶する。更にカウンタ７の
７ビツト目でゲート６の出力を記憶し、結局行カ
ーソルカウンタ７の内容は第２図に示すように
“０000011”となり、このカウント内容は次段の
カーソル制御部９に転送される。
イに示すような上位２ビツトが“01”と補正した
１バイトのカーソル行情報がバツフア１に転送さ
れると、バツフア１には“01000011”と記憶され
る。ところで上位２ビツトに記憶された“01”信
号はアンドゲート５に印加され、該ゲート５の出
力“０”は次段のアンドゲート６に印加される。
更にb7ビツトの“１”信号はアンドゲート４
に、またこのゲート４にはb8ビツトの“０”信
号がインバータ２で反転されて“１”信号となつ
て印加される。依つてゲート４の出力信号は
“１”となり次段のインバータ３にて反転され、
結局“０”信号となつてゲート６に印加される。
従つてこの時のゲート６にはインバータ３からの
“０”信号とゲート５からの“１”信号が同時に
印加されるため、ゲート６はオフ状態となり
“０”信号を導出する。ここでタイミング信号T1
が導出して行カーソルカウンタ７が動作し、バツ
フア１のb1〜b6ビツト情報をカウンタ７の１〜
６ビツトでそれぞれ記憶する。更にカウンタ７の
７ビツト目でゲート６の出力を記憶し、結局行カ
ーソルカウンタ７の内容は第２図に示すように
“０000011”となり、このカウント内容は次段の
カーソル制御部９に転送される。
ところで上記のようにタイミング信号T1によ
つて動作した行カーソルカウンタ７にてバツフア
１（b1〜b6ビツト）のビツト情報とアンドゲー
ト６の出力情報をカウントし終ると、次にCPU
からカーソルの列情報がバツフア１に転送され記
憶される。例えばこの列情報が第１図ロに示すよ
うな上位２ビツトが“11”となつた１バイトのカ
ーソル列情報であれば、今度はバツフア１の
b8b7ビツトには“11”が記憶される。この両ビ
ツトの“１”の信号はアンドゲート５に印加さ
れ、該ゲート５がオン状態となり“１”信号が次
段のアンドゲート６に印加される。
つて動作した行カーソルカウンタ７にてバツフア
１（b1〜b6ビツト）のビツト情報とアンドゲー
ト６の出力情報をカウントし終ると、次にCPU
からカーソルの列情報がバツフア１に転送され記
憶される。例えばこの列情報が第１図ロに示すよ
うな上位２ビツトが“11”となつた１バイトのカ
ーソル列情報であれば、今度はバツフア１の
b8b7ビツトには“11”が記憶される。この両ビ
ツトの“１”の信号はアンドゲート５に印加さ
れ、該ゲート５がオン状態となり“１”信号が次
段のアンドゲート６に印加される。
一方上記両ビツトの“１”信号の一方はインバ
ータ２を介して、また他方は直接アンドゲート４
に印加されて該ゲート４がオフ状態となり“０”
信号を導出する。更にこの“０”信号は次段のイ
ンバータ３で反転されて“１”信号となりアンド
ゲート６に印加される。従つてこのときゲート６
にはインバータ３からの“１”信号とゲート５か
らの“１”信号が印加されるために、このゲート
６はオン状態となつた“１”信号を導出する。こ
こで今度はタイミング信号T2が導出して列カー
ソルカウンタ８が動作し、バツフア１のb1〜b6
ビツト情報をカウンタ８の１〜６ビツトでそれぞ
れ記憶する。更に７ビツト目でゲート６の出力情
報を記憶し、結局列カーソルカウンタ８の内容は
１000000となり、この内容は次段のカーソル制御
部９に転送される。
ータ２を介して、また他方は直接アンドゲート４
に印加されて該ゲート４がオフ状態となり“０”
信号を導出する。更にこの“０”信号は次段のイ
ンバータ３で反転されて“１”信号となりアンド
ゲート６に印加される。従つてこのときゲート６
にはインバータ３からの“１”信号とゲート５か
らの“１”信号が印加されるために、このゲート
６はオン状態となつた“１”信号を導出する。こ
こで今度はタイミング信号T2が導出して列カー
ソルカウンタ８が動作し、バツフア１のb1〜b6
ビツト情報をカウンタ８の１〜６ビツトでそれぞ
れ記憶する。更に７ビツト目でゲート６の出力情
報を記憶し、結局列カーソルカウンタ８の内容は
１000000となり、この内容は次段のカーソル制御
部９に転送される。
上記のように行、列カーソルカウンタ７，８か
らカーソル位置情報が転送されてくると、カーソ
ル制御部９では行、列各情報の１〜６ビツトと７
ビツト目の情報から上記カーソル位置を３行64列
と決定し、その決定内容とCRT表示装置の走査
するカウンタと一致したところでCRT装置１０
にカーソル表示用信号が導出され、表示画面の３
行64列にカーソルが表示される。尚、文字情報は
別ルートを通つてCRT装置１０に表示される。
らカーソル位置情報が転送されてくると、カーソ
ル制御部９では行、列各情報の１〜６ビツトと７
ビツト目の情報から上記カーソル位置を３行64列
と決定し、その決定内容とCRT表示装置の走査
するカウンタと一致したところでCRT装置１０
にカーソル表示用信号が導出され、表示画面の３
行64列にカーソルが表示される。尚、文字情報は
別ルートを通つてCRT装置１０に表示される。
本考案の実施例によれば、CPUから上位２ビ
ツトを“01”或いは“11”と分けたカーソル位置
情報がバツフア１に転送されてくると、バツフア
１の１〜６ビツト情報と７，８ビツトの変化を検
出したゲート６の出力情報によつてカーソルの表
示すべき位置を決定するように構成したので、カ
ーソル表示位置を指定するための行、列の数を最
大127までと拡大することができる。
ツトを“01”或いは“11”と分けたカーソル位置
情報がバツフア１に転送されてくると、バツフア
１の１〜６ビツト情報と７，８ビツトの変化を検
出したゲート６の出力情報によつてカーソルの表
示すべき位置を決定するように構成したので、カ
ーソル表示位置を指定するための行、列の数を最
大127までと拡大することができる。
以上のように本考案のCRT表示装置にあつて
は、カーソルの位置情報を通信回線を介して導入
することが出来るのはもちろん、従来に比較して
より多くのカーソル位置情報を制御することがで
きる。従つて大表示画面のCRTにも充分適用す
ることができるという優れた効果を奏するもので
ある。
は、カーソルの位置情報を通信回線を介して導入
することが出来るのはもちろん、従来に比較して
より多くのカーソル位置情報を制御することがで
きる。従つて大表示画面のCRTにも充分適用す
ることができるという優れた効果を奏するもので
ある。
第１図イ，ロは本考案によるカーソル位置情報
例、第２図は同CRT表示装置のブロツク回路例
を示す。 １はバツフア、２，３はインバータ、４，５，
６はアンドゲート、７，８は行、列カーソルカウ
ンタ、９はカーソル制御部、１０はCRT装置、
T1，T2はタイミング信号。
例、第２図は同CRT表示装置のブロツク回路例
を示す。 １はバツフア、２，３はインバータ、４，５，
６はアンドゲート、７，８は行、列カーソルカウ
ンタ、９はカーソル制御部、１０はCRT装置、
T1，T2はタイミング信号。
Claims (1)
- 【実用新案登録請求の範囲】 調歩同期方式の通信回線を介して転送されてき
た２バイトのカーソル位置情報にもとづいてカー
ソルを所定の位置に表示するCRT表示装置にお
いて、 上記カーソル位置情報を１バイトづつ記憶する
記憶装置と、該記憶装置に記憶された１バイト情
報における特定ビツトの変化を検出する検出手段
と、該検出手段の出力情報と前記１バイト情報に
おける特定ビツト以外のビツト情報をカウントし
て、そのカウント結果をそれぞれ対応する各ビツ
トに記憶するカウンタ手段と、該カウンタ手段の
出力情報からカーソルの表示位置を決定するカー
ソル制御部とを備えたことを特徴とするCRT表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10317677U JPS6130397Y2 (ja) | 1977-07-29 | 1977-07-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10317677U JPS6130397Y2 (ja) | 1977-07-29 | 1977-07-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5429628U JPS5429628U (ja) | 1979-02-27 |
| JPS6130397Y2 true JPS6130397Y2 (ja) | 1986-09-05 |
Family
ID=29043444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10317677U Expired JPS6130397Y2 (ja) | 1977-07-29 | 1977-07-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130397Y2 (ja) |
-
1977
- 1977-07-29 JP JP10317677U patent/JPS6130397Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5429628U (ja) | 1979-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2653346B2 (ja) | プログラマブル・コントローラ | |
| JPS6255110B2 (ja) | ||
| JPS61270666A (ja) | デイジタルデ−タの表示方法 | |
| JPS624960Y2 (ja) | ||
| JP3579064B2 (ja) | 文字表示装置 | |
| JPS6052438B2 (ja) | カ−ソルの制御方式 | |
| JPH0292086A (ja) | 電子機器 | |
| US3641561A (en) | Display system for use in desk top computers | |
| JP2959486B2 (ja) | マルチウインドウ表示制御メモリ | |
| JP2565581B2 (ja) | Ｃｒｔ表示用回路 | |
| JPS6237263Y2 (ja) | ||
| JPS6024475B2 (ja) | 表示装置のカ−ソル表示方式 | |
| JPS6059385A (ja) | 画像表示装置 | |
| JPH0425553B2 (ja) | ||
| JPH01231445A (ja) | データ正誤判定回路 | |
| JPS6050590A (ja) | カラ−ハ−ドコピ−用色変換方式 | |
| JPH033270B2 (ja) | ||
| JPS6280799A (ja) | デ−タ伝送装置 | |
| JPH01136189A (ja) | マイクロコンピュータ | |
| JPS6322593B2 (ja) | ||
| JPH01105995A (ja) | 画像表示制御装置 | |
| JPH0744125A (ja) | 液晶表示装置 | |
| JPH06332392A (ja) | 輝度合成回路 | |
| JPH0368082A (ja) | 画素密度変換回路 | |
| JPS63229492A (ja) | カナ漢字混在表示方式 |