JPS613071A

JPS613071A - 周波数比較回路

Info

Publication number: JPS613071A
Application number: JP12479384A
Authority: JP
Inventors: Kiyoshi Nishimura; 清西村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1984-06-18
Filing date: 1984-06-18
Publication date: 1986-01-09
Anticipated expiration: 2010-11-01
Also published as: JPH07101224B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、周波数ヒステリシス特性を持つ周波数比較
回路に関する。

〔従来の技術〕

従来、各種の電子機器において、２以上の周波数を比較
して両者の偏差や周波数を検出する場合がある。たとえ
ば、ビデオテープレコーダの再生モード（β■、β■）
の切換えでは、両モードの周波数が異なることから、基
準周波数と各モードによる周波数とを比較し、再生モー
ドを切換えるようにしている。

ビデオテープレコーダでは、モード切換えのために、第
５図に示すような周波数比較回路が用いられている。こ
の周波数比較回路は、分周段２．４．６およびフリップ
フロップ回路８で構成されており、図示していない周波
数発電機からの周波数ｆ、の入力信号は分周段２の分周
入力となり、周波数ｆＬの入力信号は分周段２のリセン
ト入力および分周段６の分周入力となっている。

そして、分周段４の出力はフリップフロップ回路８のデ
ータ人力Ｄ、分周段６の出力はフリップフロップ回路８
のクロック入力ＣＫとなっており、分周段６の分周出力
に応して分周段４の出力が取り込まれ、これが周波数比
較出力として出力端子１０から取り出される。

このような周波数比較回路では、分周段２で周波数ｆ、
の分周周期（ＮＴｓ　＋Ｔα）を求め、この周期と周波
数ｆ、の周期ＴＬとを比較して周波数の相違を検出して
いる。

〔発明が解決しようとする問題点〕

通常、周波数ｆ、、ｆＬの各信号は、位相について同期
関係を持っていないため、従来の周波数比較回路では、
周波数ｆ、の１周期のＴ８分だけ周期比較に不定を生ず
る欠点がある。

そこで、分周段を増加して全体の周期に対する周波数ｆ
、の信号の１周期分を相対的に小さくする方法が取られ
ているが、このようにしても、周波数ｆ、の１周期分の
出力（Ｈ，Ｌ）の不定が発生し、不定の発生を皆無にす
ることはできない。

この発明は、このような比較出力に生しる不定を除き、
周波数比較の精度を改善しようとするものである。

〔問題点を解決するための手段〕

この発明は、前段側のフリ、ブフロノプ回路の出力が次
段側のフリップフロップ回路のデータ入力となるように
複数のフリップフロップ回路が設置されかつ最前段側の
フリップフロップ回路のデータ入力に第１の周波数入力
が加えられるとともに、各フリップフロップ回路のクロ
ック入力に第２の周波数入力が加えられることにより前
記フリップフロップ回路の段数に応した周波数ヒステリ
シスを持って第１および第２の周波数入力間の周波数を
比較する周波数ヒステリシス回路と、前記フリップフロ
ップ回路のそれぞれの非反転出力または反転出力の論理
積を取るＡＮＤ回路とから構成される。

〔作　用〕

複数段のフリップフロップ回路の最前段側のフリップフ
ロップ回路に第１の周波数入力をデータ入力として加え
、第２の周波数入力を各フリップフロップ回路のクロッ
ク入力とすることにより、第２の周波数入力に応じて前
段のフリップフロップ回路から次段のフリップフロップ
回路に第１の周波数入力の転送が行われることから、フ
リップフロップ回路の段数に応じた周波数ヒステリシス
特性が生じる。そして、各フリップフロップ回路の非反
転出力または反転出力の論理積の成立によって第１およ
び第２の周波数入力の周波数の一致または不一致を求め
る。

〔実施例〕

以下、この発明を図面に示した実施例を参照して詳細に
説明する。

第１図はこの発明の周波数比較回路の実施例を示してい
る。

入力端子１２には周波数ｆＧの入力信号が加えられ、入
力端子１４には周波数ｆＬの入力信号が加えられる。

分周回路１６は、周波数ｒ、の入力信号をＮ分周するよ
うに構成されているとともに、周波数ｆ。

の入力信号でリセツトされるように成っている。

また、周波数ヒステリシス回路１８は、複数（Ｍ）段の
フリ・７プフロツプ回路で構成されており、この実施例
では４段のフリップフロップ回路２０、．２０□、２０
．．２０４で構成されている。すなわち、各フリップフ
ロップ回路２０１．２０２．２０ｓ　、２０４は、前段
の非反転出力Ｑが次段のデータ人力りになるように直列
に接続されており、分周回路１６の分周出力である第１
の周波数入力信号が最前段のフリップフロップ回路２０
１にデータ人力りとして加えられ、周波数ｆ。

を持つ入力信号が第２の周波数信号として各フリップフ
ロップ回路２０．．２０□、２０３．２０゜のクロック
入力ＣＫとなっている。

７９２１７０７１回路２Ｌ　、２０Ｋ　、２０３．２０
４の各非反転出力Ｑは第１のＡＮＤ回路２２に加えられ
、フリッププロップ回路２０．．２０＆、２０！、２０
４の各反転出力σは第２のＡＮＤ回路２４に加えられる
。すなわち、第１のＡＮＤ回路２２はフリップフロップ
回路２０．．２０□、２０３．２０４の各非反転出力Ｑ
の論理積出力を求め、第２のＡＮＤ回路２４はフリップ
フロップ回路２０Ｉ、２０８．２０５．２０４の各反転
出力σの論理積を求め、各出力の一致または不一致出力
を発生する。

そして、第１のＡＮＤ回路２２が発生した論理積出力は
ＳＲフリップフロップ回路２６のセント人力Ｓ、第２の
ＡＮＤ回路２４が発生した論理積出力はそのリセット人
力Ｒとなり、ＳＲフリソプフロンプ回路２６は比較出力
を出力端子２８から発生する。

このような構成によれば、フリップフロップ回路２０１
のデータ人力りには、分周回路１６から周波数ｒ、をＮ
分周して得た周波数（周期）入力が加えられ、また、そ
のクロック人力ＣＫには周波数ｆ、の周波数入力が加え
られる。ここで、周波数ｆ６の周期Ｔ、は、Ｔｓ　−１
／　ｆ　ｃで与えられ、分周回路１６の出力に現れる分
周周波数の周期は、４　Ｔｓ　”　４／　ｆ　ｃとなる
。一方、周波数ｆ。

の周期Ｔｔ、は、ＴＬ＝１／ｆＬで与えられる。すなわ
ち、フリップフロップ回路２０．は、データ人力Ｄ＝１
が加えられているとき、クロック入力ＣＫ＝　１の到来
でそのデータ入力Ｄ＝１が保持され、このＤ＝１は次の
クロック入力の到来まで保持されて出力Ｑに現れ、この
出力Ｑが次段のフリップフロップ回路２０．のデータ人
力りとなる。

同様の動作がフリップフロップ回路２０□ないし２０４
で繰り返される。

そして、各フリップフロップ回路２０．．２０□、２Ｏ
ｆｆ、２０．の非反転出力ＱがＱ＝１になるとき、ＡＮ
Ｄ回路２２はその論理積出力を発生し、ＳＲフリップフ
ロップ回路２６はセント出力を発生し、これが比較周波
数の一致出力となる。

今、分周回路１６をＮ分周とし、ｆＬ＝ＮＴ。

の関係で周波数人力ｒ、およびｆＬを比較するようにし
、周波数ヒステリシス回路１８のフリップフロップ回路
がＭ段構成であるとすると、Ｍ＝Ｔｓ　／　（Ｎ、ｔ　
Ｔｓ　　ＮＴｓ　）　　・・・（１）Ｍ＝Ｔｓ　／　（
（Ｎ＋　１　）　ＴＳ　　ＮＯＴＳ　ｌ・　・　・（２
）が成立する。ただし、式ｆｉｌ、（２）において、Ｎ、
は各周波数が位相同期している場合の分周比、ＮＨは高
スレッショルド時の分周比、Ｎｔは低スレツシヨルド時
の分周比である。

したがって、低スレツシヨルド時の周期Ｎ　ｔ　Ｔ　ｓ
、高スレッショルド時の周期ＮＨＴｓは、式（１１およ
び（２）から、ＮＬ　Ｔｓ　−Ｔｓ　／Ｍ　＋　ＮＴｓ　　　　・・・
（］、）　’ＮＭ　ＴＳ　−Ｔｓ　／Ｍ＋　（Ｎ　＋１
）Ｔｓ・・・（２ン′ となり、第２図に示すような周波数ヒステリシス特性が
得られる。

このようにすれば、周波数ｆＧをＮＧ分周して得られる
周期をＮＧＴＳ　とすると、ＮＴｓ　＜　Ｎｃ　Ｔｓ　＜　（Ｎ　＋　１　）　Ｔｓ
のとき、比較出力の不定が無くなり、比較出力が高レベ
ル（Ｈ）から低レベル（Ｌ）に移行する場合、あるいは
、ＬからＨに移行する場合に、出力のＨ，Ｌを繰り返す
ような振動の発生を防止できる。

また、周波数ヒステリシス回路１８は、Ｍ＞２で周波数
ヒステリシスを発生ずるので、従来のように分周段を増
加させる必要がな（、安定した周波数比較が実現できる
。

第３図はこの発明の周波数比較回路の他の実施例を示し
、第１図に示す実施例と同一部分には同一符号を付しで
ある。

この実施例の分周回路１６は、ＮＡＮＤ回路３０．３２
およびＴフリップフロップ回路３４．３６．３８．４０
で構成されている。すなわち、ＮＡＮＤ回路３０には、
周波数ｆＧの入力信号とＮＡＮＤ回路３２の出力が加え
られ、両者の出力が不一致であるとき、ＮＡＮＤ回路３
０は出力Ｈを発生し、この出力がＴフリソプフロンプ回
路３４のトリガ入力Ｔとなる。このトリガ入力Ｔによる
フリップフロップ回路３４の非反転出力Ｑ、Ｔフリップ
フロン１回路４０の非反転出力Ｑの再出力がＮＡＮＤ回
路３２に加えられ、各出力Ｑが不一致であるとき、ＮＡ
ＮＤ回路３２が出力Ｈを発生する。そして、Ｔフリップ
フロップ回路３４．３６．３８．４０は、前記実施例と
同様に接続され、この実施例ではＴフリップフロン１回
路４０から５分周出力が得られるようになっており、こ
の分周出力はＮＡＮＤ回路３２に加えられる。

このＮＡＮＤ回路３２の出力は、Ｄフリ・７プフロソプ
回路４２のデータ人力りになり、このフリップフロップ
回路４２のクロック入力ＣＫには、周波数ｆ、の信号が
インバータ４４で反転されて加えられている。すなわち
、データ人力りはクロック入力ＣＫに応動して保持され
、その出力ＱがＤフリップフロップ回路４６にデータ人
力りとして加えられている。

また、このフリップフロップ回路４６のクロック入力Ｇ
Ｋには、入力端子１４側から周波数入力が加えられてい
る。すなわち、入力端子１４に加えられた周波数ｆ、の
信号はフリップフロップ回路４８にトリガ入力Ｔとして
加えられ、その出力ＱがＤフリップフロン１回路５０に
データ人力りとして加えられ、その反転出力Ｑがインバ
ータ５２を介してフリップフロップ回路４６にクロック
入力ＣＫとして加えられているとともに、フリップフロ
ップ回路４８にリセット人力Ｒとして加えられている。

なお、フリップフロップ回路５０には、クロック入力Ｃ
Ｋとして入力端子１２から周波数入力が加えられ、その
反転出力ηがインバータ５２を介してフリップフロップ
回路３４・３６．３８．４０にリセット人力Ｒとして加
えられている。

そして、この実施例の周波数ヒステリシス回路１８は、
５段のフリップフロップ回路２０１．２０□、２０８．
２０４．２０．で構成され、最前段のフリップフロップ
回路２０１にはフリップフロップ回路４６の非反転出力
Ｑがデータ人力りとして加えられているとともに、各フ
リップフロップ回路２０．．２ｏｚ、２０３．２０．．
２０゜のクロック入力ＣＫは、共通にフリップフロップ
回路５０の反転出力頁がインバータ５２で反転されて加
えられている。

以上の構成において、その動作を第４図を参照して説明
すると、第４図Ａは図示していない周波数発電機が発生
する交流信号であり、第４図Ｂはこの交流信号から得ら
れた周波数ｆ、のパルス信号であり、この入力信号が入
力端子１２に加えられる。

この入力信号は、分周回路１６によって５分周され、分
周出力は、第４図Ｃに示すようなパルスとなる。

そして、第４図りないしＯは、入力端子１４に加えられ
る入力信号パルスを示し、説明を簡単にするため、第４
図Ｃに示すパルスの繰返しに対して入力端子１４に加え
られるパルスのタイミングをずらして表示し、第４図Ｃ
に示すパルスに対する周波数ｆＬのパルスの周期的な到
来時期の関係を明らかにしたものである。

すなわち、この実施例では、前記式（１）および（２）
におイテ、Ｍ＝＝５、Ｎ　−５７：あり、ＮＴｓ＝１０
とすると、式ｔｌ）からＮＬ　ＴＳ−１０，２、ＮＨＴ
ｓ　−１０，８となる。

このような関係を表示すると、第４図りないし０のよう
なタイミングでパルス周期が到来しており、ＮＬＴＳ　
＝１０．２の関係では、第４図Ｃのパルスに対して第４
図りに示すパルスの到来から第４図Ｉに示すパルス（第
４図りと同一）が到来するまでの５周期間を要している
。

また、Ｎｘ　Ｔｓ　”１０．８の関係では、第４図Ｊの
パルスの到来から第４図Ｏのパルス（第４図Ｊと同一）
が到来するまでの５周期間を要する。

この結果、周波数ヒステリシスが得られ、安定した周波
数比較を実現することができ、例えば、ビデオテープレ
コーダのモード切換えなどにおける周波数比較に利用す
ることができる。

なお、第３図に示す実施例では、フリップフロップ回路
５０のリセット人力Ｒに信号を加えることにより、フリ
ップフロップ回路５０の出力をリセットすることができ
、周波数比較出力を保持することができる。このように
すれば、ビデオテープレコーダにおけるポーズ動作時に
も、再生モードの判定出力を保持することができるなど
の利点がある。

また、周波数ヒステリシスを構成するフリップフロップ
回路の段数を４または５に設定したが、必要な周波数ヒ
ステリシスに応じて２．３または６段以上に設定しても
良く、所望の周波数ヒステリシスが得られることは言う
までもない。

〔発明の効果〕

以上説明したように、この発明によれば、周波数ヒステ
リシスを実現することができ、信輔性の高い安定した周
波数の比較を高精度に行うことができる。

【図面の簡単な説明】

第１図はこの発明の周波数比較回路の実施例を示すブロ
ック図、第２図はその周波数ヒステリシス特性を示す説
明図、第３図はこの発明の周波数比較回路の他の実施例
を示すブロック図、第４図はその動作タイミングを示す
タイミングチャー）、第５図は従来の周波数比較回路を
示すブロック図である。１８・・・周波数ヒステリシス回路、２０７．２０□、
２０３．２０．．２０５　　・・　・フリップフロップ
回路、２２・・・第１のＡＮＤ回路、２４・・・第２の
ＡＮＤ回路。第４図第５図

Claims

【特許請求の範囲】

前段側のフリップフロップ回路の出力が次段側のフリッ
プフロップ回路のデータ入力となるように複数のフリッ
プフロップ回路が設置されかつ最前段側のフリップフロ
ップ回路のデータ入力に第１の周波数入力が加えられる
とともに、各フリップフロップ回路のクロック入力に第
２の周波数入力が加えられることにより前記フリップフ
ロップ回路の段数に応じた周波数ヒステリシスを持って
第１および第２の周波数入力間の周波数を比較する周波
数ヒステリシス回路と、前記フリップフロップ回路のそ
れぞれの非反転出力または反転出力の論理積を取るＡＮ
Ｄ回路とから構成したことを特徴とする周波数比較回路
。