JPS6131901B2 - - Google Patents
Info
- Publication number
- JPS6131901B2 JPS6131901B2 JP53137289A JP13728978A JPS6131901B2 JP S6131901 B2 JPS6131901 B2 JP S6131901B2 JP 53137289 A JP53137289 A JP 53137289A JP 13728978 A JP13728978 A JP 13728978A JP S6131901 B2 JPS6131901 B2 JP S6131901B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- output
- circuit
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002405 diagnostic procedure Methods 0.000 claims description 5
- 238000003745 diagnosis Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、メモリ装置の診断に関し、特にメモ
リのアドレス系の診断に関する。
リのアドレス系の診断に関する。
従来、メモリ装置の診断では、メモリ素子にあ
る特定のパターンを書き込み、その後読み出すと
いう方法をとつていた。したがつて、読み出した
データが書き込んだデータと異つていた場合に
は、その障害はメモリ素子の不良によるものか、
あるいはメモリ駆動回路の不良によるものかの区
別ができにくい欠点があつた。
る特定のパターンを書き込み、その後読み出すと
いう方法をとつていた。したがつて、読み出した
データが書き込んだデータと異つていた場合に
は、その障害はメモリ素子の不良によるものか、
あるいはメモリ駆動回路の不良によるものかの区
別ができにくい欠点があつた。
本発明は従来の上記欠点を除去する為になされ
たものであり、従つて本発明の目的は、メモリ装
置の診断時に、メモリ実装エリア外をアクセスし
た時にはアドレス情報もしくはアドレス情報の一
部をメモリ出力とすることにより、メモリのアド
レス系の診断を容易にした新規なメモリ診断方式
を提供することにある。
たものであり、従つて本発明の目的は、メモリ装
置の診断時に、メモリ実装エリア外をアクセスし
た時にはアドレス情報もしくはアドレス情報の一
部をメモリ出力とすることにより、メモリのアド
レス系の診断を容易にした新規なメモリ診断方式
を提供することにある。
本発明の上記目的は、メモリ装置の診断方式に
おいて、メモリの全アドレス空間のうちメモリの
実装されていないアドレスを検出する手段と、メ
モリ装置を診断モードに設定する手段と、前記メ
モリ装置が診断モードにある時に前記メモリが実
装されていないアドレスをアクセスした時にはア
ドレス情報、もしくはアドレス情報の一部をメモ
リ出力とする手段とを備えていることを特徴とし
たメモリ診断方式、によつて達成される。
おいて、メモリの全アドレス空間のうちメモリの
実装されていないアドレスを検出する手段と、メ
モリ装置を診断モードに設定する手段と、前記メ
モリ装置が診断モードにある時に前記メモリが実
装されていないアドレスをアクセスした時にはア
ドレス情報、もしくはアドレス情報の一部をメモ
リ出力とする手段とを備えていることを特徴とし
たメモリ診断方式、によつて達成される。
次に本発明をその良好な一実施例について図面
を参照しながら具体的に説明する。
を参照しながら具体的に説明する。
第１図は本発明の一実施例のブロツク構成図で
ある。図において、参照番号１はメモリ駆動回路
２はメモリ、３は例えばゲート回路により構成さ
れるアドレス選択回路、４は例えばデコーダ、オ
ア回路等により構成されるアドレス検出回路、１
１は診断指示信号、１２はアドレス信号、１３は
アドレス検出信号、１４はメモリ出力を夫々示
す。
ある。図において、参照番号１はメモリ駆動回路
２はメモリ、３は例えばゲート回路により構成さ
れるアドレス選択回路、４は例えばデコーダ、オ
ア回路等により構成されるアドレス検出回路、１
１は診断指示信号、１２はアドレス信号、１３は
アドレス検出信号、１４はメモリ出力を夫々示
す。
メモリ装置内のメモリ駆動回路１からのアドレ
ス信号１２はメモリ２へ供給されており、通常の
動作時にはこのアドレス信号１２で指定され選択
されたメモリの内容のみが出力１４に表われる。
通常の動作時には、メモリの実装されていないア
ドレス空間をアクセスする事は禁止されており、
もしアクセスした場合にはメモリパリテイーエラ
ーや図示していないが上位装置に対して割込信号
を発生する様になつている。
ス信号１２はメモリ２へ供給されており、通常の
動作時にはこのアドレス信号１２で指定され選択
されたメモリの内容のみが出力１４に表われる。
通常の動作時には、メモリの実装されていないア
ドレス空間をアクセスする事は禁止されており、
もしアクセスした場合にはメモリパリテイーエラ
ーや図示していないが上位装置に対して割込信号
を発生する様になつている。
メモリ駆動回路１から診断を診断指示信号１１
により指示すると、メモリが実装されていないア
ドレスをアクセスした場合には、アドレス検出回
路４の出力であるアドレス検出信号１３が論理
“１”になり、アドレス選択回路３にアドレス情
報を出力する様に指示する。アドレス選択回路３
ではアドレス情報の全部、もしくは一部をメモリ
出力１４へデータの幅をそろえて出力する。メモ
リが実装されているアドレス空間をアクセスした
場合は正常にメモリアクセスできる。
により指示すると、メモリが実装されていないア
ドレスをアクセスした場合には、アドレス検出回
路４の出力であるアドレス検出信号１３が論理
“１”になり、アドレス選択回路３にアドレス情
報を出力する様に指示する。アドレス選択回路３
ではアドレス情報の全部、もしくは一部をメモリ
出力１４へデータの幅をそろえて出力する。メモ
リが実装されているアドレス空間をアクセスした
場合は正常にメモリアクセスできる。
従つて、メモリを診断する場合には、例えば、
第２図の(a)と(c)のエリアにはメモリが実装されて
おり、(b)のエリアには実装されていない場合に、
(a)のアドレス領域については正常にアクセスし、
その際出力１４にはメモリ２の内容が出力され
る。次に、(b)の領域をアクセスした場合にはアド
レス情報が出て来るので、その出力を比較する事
によりメモリに対して目的とするアドレスをアク
セスしたかどうかの判定が可能となり、若し出力
１４より異なつたアドレス情報が出力される場合
には、メモリ駆動回路１の故障と判断することが
できる。その結果、メモリ素子の不良と、メモリ
駆動回路の不良の切り分けが容易になる。
第２図の(a)と(c)のエリアにはメモリが実装されて
おり、(b)のエリアには実装されていない場合に、
(a)のアドレス領域については正常にアクセスし、
その際出力１４にはメモリ２の内容が出力され
る。次に、(b)の領域をアクセスした場合にはアド
レス情報が出て来るので、その出力を比較する事
によりメモリに対して目的とするアドレスをアク
セスしたかどうかの判定が可能となり、若し出力
１４より異なつたアドレス情報が出力される場合
には、メモリ駆動回路１の故障と判断することが
できる。その結果、メモリ素子の不良と、メモリ
駆動回路の不良の切り分けが容易になる。
なおアドレス選択回路３では図示していないが
アドレスの一部もしくは全部を使用し、出力すべ
きデータ長に拡大、もしくは縮小できる様になつ
ている。
アドレスの一部もしくは全部を使用し、出力すべ
きデータ長に拡大、もしくは縮小できる様になつ
ている。
また、メモリが実装されているエリアであつて
も第１図に示す如く、アドレス検出信号１３をメ
モリ２に対しても出力することによつて、診断モ
ードの時にはメモリ出力を禁止してあたかもメモ
リが実装されていない様にし、代りにアドレスを
出力する様な構成も容易に実現できる。
も第１図に示す如く、アドレス検出信号１３をメ
モリ２に対しても出力することによつて、診断モ
ードの時にはメモリ出力を禁止してあたかもメモ
リが実装されていない様にし、代りにアドレスを
出力する様な構成も容易に実現できる。
本発明は、以上説明したように、メモリ装置の
診断モードの時にメモリを実装していないアドレ
ス空間をアクセスした時にはアドレス情報をメモ
リ出力とする様な構成にすることにより、メモリ
の不良とメモリ駆動回路の不良を容易に切り分け
る事ができるという効果がある。
診断モードの時にメモリを実装していないアドレ
ス空間をアクセスした時にはアドレス情報をメモ
リ出力とする様な構成にすることにより、メモリ
の不良とメモリ駆動回路の不良を容易に切り分け
る事ができるという効果がある。
第１図は本発明の一実施例を示すブロツク図、
第２図はメモリのアドレス空間の例を示す図であ
る。 １…メモリ駆動回路、２…メモリ、３…アドレ
ス選択回路、４…アドレス検出回路、１１…診断
指示信号、１２…アドレス信号、１３…アドレス
検出信号、１４…メモリ出力、(a)…メモリ実装ア
ドレス空間、(b)…メモリ非実装アドレス空間、(c)
…メモリ実装アドレス空間。
第２図はメモリのアドレス空間の例を示す図であ
る。 １…メモリ駆動回路、２…メモリ、３…アドレ
ス選択回路、４…アドレス検出回路、１１…診断
指示信号、１２…アドレス信号、１３…アドレス
検出信号、１４…メモリ出力、(a)…メモリ実装ア
ドレス空間、(b)…メモリ非実装アドレス空間、(c)
…メモリ実装アドレス空間。
Claims (1)
- １ メモリ装置の診断方式において、メモリの全
アドレス空間のうちメモリの実装されていないア
ドレスを検出する手段と、メモリ装置を診断モー
ドに設定する手段と、前記メモリ装置が診断モー
ドにある時に前記メモリが実装されていないアド
レスをアクセスした時にはアドレスもしくはアド
レスの一部をメモリ出力とする手段とを備えたこ
とを特徴とするメモリ診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13728978A JPS5564695A (en) | 1978-11-09 | 1978-11-09 | Memory diagnostic system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13728978A JPS5564695A (en) | 1978-11-09 | 1978-11-09 | Memory diagnostic system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5564695A JPS5564695A (en) | 1980-05-15 |
| JPS6131901B2 true JPS6131901B2 (ja) | 1986-07-23 |
Family
ID=15195194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13728978A Granted JPS5564695A (en) | 1978-11-09 | 1978-11-09 | Memory diagnostic system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5564695A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2734522B2 (ja) * | 1988-03-30 | 1998-03-30 | 松下電器産業株式会社 | 記憶装置 |
-
1978
- 1978-11-09 JP JP13728978A patent/JPS5564695A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5564695A (en) | 1980-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6127778B2 (ja) | ||
| JPS6041150A (ja) | 記憶装置制御方式 | |
| JPH0421993A (ja) | 記憶装置 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JPS62154286A (ja) | 書き替え可能メモリに対するライト・アクセス方式 | |
| JPS6160143A (ja) | マイクロプログラム制御装置の故障診断方式 | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JPH05233470A (ja) | アドレス変換装置 | |
| JPH02123631U (ja) | ||
| JPS62293582A (ja) | メモリ装置 | |
| JPH04106647A (ja) | メモリ診断方式 | |
| JPS6398052A (ja) | 記憶装置 | |
| JPH0535455B2 (ja) | ||
| JPS62168241A (ja) | マイクロプログラム制御装置 | |
| JPS61261900A (ja) | 半導体集積回路装置 | |
| JPS59128619A (ja) | マイクロコンピユ−タ装置 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPH05233467A (ja) | スクラッチパッドメモリ制御方式 | |
| JPH03126147A (ja) | 外部記憶装置のテスト方式 | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPS60205639A (ja) | アドレスストツプ回路 | |
| JPH05204771A (ja) | メモリ制御システム | |
| JPH03100844A (ja) | キャッシュメモリコントローラ |