JPS6132821B2 - - Google Patents
Info
- Publication number
- JPS6132821B2 JPS6132821B2 JP55173003A JP17300380A JPS6132821B2 JP S6132821 B2 JPS6132821 B2 JP S6132821B2 JP 55173003 A JP55173003 A JP 55173003A JP 17300380 A JP17300380 A JP 17300380A JP S6132821 B2 JPS6132821 B2 JP S6132821B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- stress relaxation
- connection
- leads
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の接続リードに係り、特に
外部引き出し電極として突起電極を有する半導体
素子と外部リードとを電気的に接続する為の接続
用リードに関する。
外部引き出し電極として突起電極を有する半導体
素子と外部リードとを電気的に接続する為の接続
用リードに関する。
半導体素子上の電極端子と外部リードとを電気
的に接続する方法の一つに金属細線を使用せず、
可撓性の電気絶縁フイルム面上に半導体素子の電
極端子の位置に相対するように金属リードを形成
し、かつ半導体素子の電極端子に金属突起を設
け、相対する複数個の各々を同時に接続する方法
が提案されている。
的に接続する方法の一つに金属細線を使用せず、
可撓性の電気絶縁フイルム面上に半導体素子の電
極端子の位置に相対するように金属リードを形成
し、かつ半導体素子の電極端子に金属突起を設
け、相対する複数個の各々を同時に接続する方法
が提案されている。
上記接続方法には、銅を基体とするリードに錫
を被せ表面が覆われた突起電極（バンプ）との間
で、熱により金／錫の共晶合金を作り接続する合
金続方法と、銅を基体とするリードに金を被せ金
バンプとの間で熱と圧力により接続する熱圧着方
法がある。金／錫の合金接続方法は錫の単結晶に
よるウイスカーがリード間の電気的短絡を発生さ
せるという致命的欠陥の為、信頼性を要求される
半導体装置では金／金の熱圧着方法が用いられる
傾向にある。
を被せ表面が覆われた突起電極（バンプ）との間
で、熱により金／錫の共晶合金を作り接続する合
金続方法と、銅を基体とするリードに金を被せ金
バンプとの間で熱と圧力により接続する熱圧着方
法がある。金／錫の合金接続方法は錫の単結晶に
よるウイスカーがリード間の電気的短絡を発生さ
せるという致命的欠陥の為、信頼性を要求される
半導体装置では金／金の熱圧着方法が用いられる
傾向にある。
前記接続方法を以下に説明する。
第１図は接続用リードと半導体素子上の電極端
子との接続を示すもので、第２図は接続用リード
とプリント基板等に形成された外部リードとの接
続を示すものである。
子との接続を示すもので、第２図は接続用リード
とプリント基板等に形成された外部リードとの接
続を示すものである。
可撓性の電気絶縁フイルム３に設けられた半導
体ペレツト１より大きな開孔（ウインドー孔）４
にフインガー上に突出された金属リード５の先端
部と半導体素子上の突起電極２及びボンデイン
グ・ツール６の３者が位置合わされた後、ボンデ
イング・ツール６が降下してリード５と突起電極
２の接続部に荷重が加えられる。ある一定荷重以
上にあるとボンデイング・ツールに電流が流さ
れ、電流によりツール先端部に発生する熱と、荷
重により金属リードが突起電極に一度に接続（イ
ンナー・リード・ボンデイング）される。この
後、金属リードを所望の長さに切断し、プリント
基板等に形成された電極端子（外部リード）８と
金属リード５の端部とが位置合わせされ、半導体
ペレツトが半導体ペレツトのマウント用パツド７
に半田あるいは半導性樹脂等によつて固定された
後、金属リード５と外部リード８とが熱圧着ある
いは半田付け等による接続方法によつて接続（ア
ウター・リード・ボンデイング）される。このア
ウター・リード・ボンデイングに於いて金属リー
ド５は第２図に示すようにＬ字型にリード成形さ
れることが多く、特にプリント基板上に接続され
る場合はその傾向が著しく強い。
体ペレツト１より大きな開孔（ウインドー孔）４
にフインガー上に突出された金属リード５の先端
部と半導体素子上の突起電極２及びボンデイン
グ・ツール６の３者が位置合わされた後、ボンデ
イング・ツール６が降下してリード５と突起電極
２の接続部に荷重が加えられる。ある一定荷重以
上にあるとボンデイング・ツールに電流が流さ
れ、電流によりツール先端部に発生する熱と、荷
重により金属リードが突起電極に一度に接続（イ
ンナー・リード・ボンデイング）される。この
後、金属リードを所望の長さに切断し、プリント
基板等に形成された電極端子（外部リード）８と
金属リード５の端部とが位置合わせされ、半導体
ペレツトが半導体ペレツトのマウント用パツド７
に半田あるいは半導性樹脂等によつて固定された
後、金属リード５と外部リード８とが熱圧着ある
いは半田付け等による接続方法によつて接続（ア
ウター・リード・ボンデイング）される。このア
ウター・リード・ボンデイングに於いて金属リー
ド５は第２図に示すようにＬ字型にリード成形さ
れることが多く、特にプリント基板上に接続され
る場合はその傾向が著しく強い。
上記リード成形を切断後に行なうとリードに位
置ズレが発生し易く外部リードと接続用リードと
の高精度な接続ができない。この欠点を除去する
方法として、リード成形後にリード切断を行なう
方法が提案されている。ところが第３図に示す従
来の接続用リードではリード成形の際、リードに
亀裂が発生したりあるいはリードが切断してしま
う欠陥を有している。
置ズレが発生し易く外部リードと接続用リードと
の高精度な接続ができない。この欠点を除去する
方法として、リード成形後にリード切断を行なう
方法が提案されている。ところが第３図に示す従
来の接続用リードではリード成形の際、リードに
亀裂が発生したりあるいはリードが切断してしま
う欠陥を有している。
上記欠点を解決する方法として第４図Ａ、第４
図Ｂ、及び第４図Ｃに示すように接続用リードに
クツシヨン部として枠体１０、輪型形状１０′、
あるいはＳ字形状１０″等の応力緩和パターンを
設けた接続用リードが考えられている。これは外
部応力が加わつた時、上記応力緩和パターンが変
形することによりリードに亀裂が発生したり、あ
るいはリードが切断してしまうのを防止するもの
で、かなりの効果を上げている。しかしながら応
力緩和パターンのクツシヨン効果は主として応力
緩和パターンのリード幅方向の長さに寄与してい
る為、リードの間隔が応力緩和パターンのサイズ
によつて制限されてしまう。その結果リードの間
隔を狭くできず、リードの集積密度を高めること
ができないという欠点を有している。
図Ｂ、及び第４図Ｃに示すように接続用リードに
クツシヨン部として枠体１０、輪型形状１０′、
あるいはＳ字形状１０″等の応力緩和パターンを
設けた接続用リードが考えられている。これは外
部応力が加わつた時、上記応力緩和パターンが変
形することによりリードに亀裂が発生したり、あ
るいはリードが切断してしまうのを防止するもの
で、かなりの効果を上げている。しかしながら応
力緩和パターンのクツシヨン効果は主として応力
緩和パターンのリード幅方向の長さに寄与してい
る為、リードの間隔が応力緩和パターンのサイズ
によつて制限されてしまう。その結果リードの間
隔を狭くできず、リードの集積密度を高めること
ができないという欠点を有している。
一方、上記欠点を解決する方法として第５図に
示すように応力緩和パターンを設置する位置を交
互にずらすという方法が考えられている。この方
法は確かに効果はあるが、応力緩和パターンのサ
イズを小さくできず根本的解決には到つていな
い。
示すように応力緩和パターンを設置する位置を交
互にずらすという方法が考えられている。この方
法は確かに効果はあるが、応力緩和パターンのサ
イズを小さくできず根本的解決には到つていな
い。
更に、応力緩和パターンの形状がＳ字形状のよ
うにリード長手方向に対して非対称な形状は応力
緩和パターンが変形した際、リードに位置ズレが
発生し、その結果リード間の接触あるいは外部リ
ードとの高密度な接続を困難にするという欠点を
有している。
うにリード長手方向に対して非対称な形状は応力
緩和パターンが変形した際、リードに位置ズレが
発生し、その結果リード間の接触あるいは外部リ
ードとの高密度な接続を困難にするという欠点を
有している。
本発明の目的は、突起電極を有する半導体素子
と外部リードとの接続に於いて、前記欠点を除き
小型でリードの集積密度の高い、かつ外部リード
と高精度な接続ができる半導体装置の接続用リー
ドを提供することである。
と外部リードとの接続に於いて、前記欠点を除き
小型でリードの集積密度の高い、かつ外部リード
と高精度な接続ができる半導体装置の接続用リー
ドを提供することである。
本発明の特徴は、接続用リードにクツシヨン部
として応力緩和パターンを設置してその形状をリ
ード長手方向に対して対称形とし、かつこの応力
緩和パターンを複数個設置したことである。
として応力緩和パターンを設置してその形状をリ
ード長手方向に対して対称形とし、かつこの応力
緩和パターンを複数個設置したことである。
以下に図面に示す本発明の実施例に基づいて本
発明を詳細に説明する。
発明を詳細に説明する。
第６図は本発明の実施例を示す接続用リードの
平面図である。同図に於いて３は例えばポリイシ
ド等の電気絶縁フイルム、４はウインドー孔５は
例えば金、錫等で表面が覆われウインドー孔にフ
インガー状に突出された金属リード、１１は枠状
の応力緩和パターンで２個連続に接続されてい
る。
平面図である。同図に於いて３は例えばポリイシ
ド等の電気絶縁フイルム、４はウインドー孔５は
例えば金、錫等で表面が覆われウインドー孔にフ
インガー状に突出された金属リード、１１は枠状
の応力緩和パターンで２個連続に接続されてい
る。
かかる構造の接続用リードではクツシヨン部と
して２個の応力緩和パターンが設置してあり、そ
の応力緩和パターンのリード幅方向のサイズは１
個の応力緩和パターンだけで同じレベルのクツシ
ヨン効果を得る為に必要とされるサイズに比べ1/
２のサイズでよく、その効果リード間隔を狭くで
き、リードの集積密度を高めることができる。
して２個の応力緩和パターンが設置してあり、そ
の応力緩和パターンのリード幅方向のサイズは１
個の応力緩和パターンだけで同じレベルのクツシ
ヨン効果を得る為に必要とされるサイズに比べ1/
２のサイズでよく、その効果リード間隔を狭くで
き、リードの集積密度を高めることができる。
更に応力緩和パターンの形状がリード長手方向
に対して対称形である為、応力緩和パターン変形
してもリードの位置ズレが殆んど発生せず、その
結果外部リードとの接続にあたつて極めて高精度
でかつ安全に接続できるという利点を有してい
る。
に対して対称形である為、応力緩和パターン変形
してもリードの位置ズレが殆んど発生せず、その
結果外部リードとの接続にあたつて極めて高精度
でかつ安全に接続できるという利点を有してい
る。
本発明により突起電極を有する半導体素子と外
部リードとの接続に於いて、小型でかつリードの
集積密度の高い半導体装置が可能となつた。特に
その効果は大規模集積化され、リード数の多い半
導体装置程大きくその工業的価値は極めて高い。
部リードとの接続に於いて、小型でかつリードの
集積密度の高い半導体装置が可能となつた。特に
その効果は大規模集積化され、リード数の多い半
導体装置程大きくその工業的価値は極めて高い。
尚、本発明の実施例では応力緩和パターンの形
状は枠状であつたが、本発明はこれに限定される
ことなく輪型形状でもかまわない。
状は枠状であつたが、本発明はこれに限定される
ことなく輪型形状でもかまわない。
尚、本発明の実施例では応力緩和パターンを２
個設置したが本発明はこれに限定されることなく
３個以上でもかまわない。
個設置したが本発明はこれに限定されることなく
３個以上でもかまわない。
尚、本発明の実施例では応力緩和パターンは連
続に接続したが、本発明はこれに限定されること
なく、複数個の応力緩和パターンが分割されて設
置された構造でもかまわない。要はリード長手方
向に対して対称形な応力緩和パターンを複数個設
置した構造であればかまわない。
続に接続したが、本発明はこれに限定されること
なく、複数個の応力緩和パターンが分割されて設
置された構造でもかまわない。要はリード長手方
向に対して対称形な応力緩和パターンを複数個設
置した構造であればかまわない。
第１図は半導体素子の電極端子と接続用リード
との接続（インナー・リード・ボンデイング）を
示す斜視図である。第２図は外部リードと接続用
リードとを接続（アウター・リード・ボンデイン
グ）を示す斜視図である。第３図、第４図Ａ、第
４図Ｂ、第４図Ｃ及び第５図は、従来の接続用リ
ードを示す平面図である。尚、このうち、第４図
Ｂ、第４図Ｃ及び第５図は応力緩和パターンの要
部のみ示している。第６図は本発明の実施例を示
す平面図である。 尚、図に於いて、１は半導体ペレツト、２は突
起電極、３はポリイミド等の電気絶縁フイルム、
４はウインドー孔、５は金属リード、６はボンデ
イング・ツール、７は金等の電極端子、８は半導
体ペレツトのマウント用パツド、９はプリント基
板等の半導体ペレツト収容ケース、１０は枠状の
応力緩和パターン、１０′は輪型形状の応力緩和
パターン、１０″はＳ字形状の応力緩和パター
ン、１１は枠状の応力緩和パターンである。
との接続（インナー・リード・ボンデイング）を
示す斜視図である。第２図は外部リードと接続用
リードとを接続（アウター・リード・ボンデイン
グ）を示す斜視図である。第３図、第４図Ａ、第
４図Ｂ、第４図Ｃ及び第５図は、従来の接続用リ
ードを示す平面図である。尚、このうち、第４図
Ｂ、第４図Ｃ及び第５図は応力緩和パターンの要
部のみ示している。第６図は本発明の実施例を示
す平面図である。 尚、図に於いて、１は半導体ペレツト、２は突
起電極、３はポリイミド等の電気絶縁フイルム、
４はウインドー孔、５は金属リード、６はボンデ
イング・ツール、７は金等の電極端子、８は半導
体ペレツトのマウント用パツド、９はプリント基
板等の半導体ペレツト収容ケース、１０は枠状の
応力緩和パターン、１０′は輪型形状の応力緩和
パターン、１０″はＳ字形状の応力緩和パター
ン、１１は枠状の応力緩和パターンである。
Claims (1)
- １ 半導体基板の一主面に設けられた電極端子に
外部導出用リードを各々接続た半導体装置に於い
て、前記外部導出用リードの各々は、一定の巾を
もつて長手方向に直線状に延在せる第１，第２，
第３の部分を有し、該第１および第２の部分間に
は該長手方向に対して対称形を有する平面形状が
四角のリング型の第１の応力緩和パターンを設
け、該第２および第３の部分間には該長手方向に
対して対称形を有する平面形状が四角のリング型
の第２の応力緩和パターンを設け、かかる構成に
より該第１および第２の応力緩和パターン間に前
記直線状の第２の部分を設けたことにより該第１
および第２の応力緩和パターンを離間して設けた
ことを特徴とする半導体装置の接続用リード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55173003A JPS5796561A (en) | 1980-12-08 | 1980-12-08 | Lead for connection of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55173003A JPS5796561A (en) | 1980-12-08 | 1980-12-08 | Lead for connection of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5796561A JPS5796561A (en) | 1982-06-15 |
| JPS6132821B2 true JPS6132821B2 (ja) | 1986-07-29 |
Family
ID=15952380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55173003A Granted JPS5796561A (en) | 1980-12-08 | 1980-12-08 | Lead for connection of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5796561A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129745U (ja) * | 1987-02-17 | 1988-08-24 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4862246A (en) * | 1984-09-26 | 1989-08-29 | Hitachi, Ltd. | Semiconductor device lead frame with etched through holes |
| US4580193A (en) * | 1985-01-14 | 1986-04-01 | International Business Machines Corporation | Chip to board bus connection |
| DE10303455B4 (de) * | 2003-01-29 | 2007-11-29 | Osram Opto Semiconductors Gmbh | Leiterrahmenband und Verfahren zum Herstellen einer Mehrzahl von Leiterrahmen-basierten Leuchtdiodenbauelementen |
| JP5185956B2 (ja) * | 2010-01-06 | 2013-04-17 | 三菱電機株式会社 | 電力用半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518365Y2 (ja) * | 1972-03-22 | 1976-03-05 | ||
| JPS5417666A (en) * | 1977-07-08 | 1979-02-09 | Nec Corp | Lead frame |
-
1980
- 1980-12-08 JP JP55173003A patent/JPS5796561A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129745U (ja) * | 1987-02-17 | 1988-08-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5796561A (en) | 1982-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| US6037662A (en) | Chip scale package | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| KR100461718B1 (ko) | 칩 패키지 및 그 제조방법 | |
| US4067041A (en) | Semiconductor device package and method of making same | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JPS6132821B2 (ja) | ||
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| KR960002496B1 (ko) | 반도체 패키지 | |
| JP3211116B2 (ja) | 電子部品及びそのモジュール構造 | |
| JP3153185B2 (ja) | 半導体装置 | |
| JP2699557B2 (ja) | Ｔａｂ形式半導体装置の製造方法 | |
| JP3061728B2 (ja) | 半導体パッケージ | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| KR100381840B1 (ko) | 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법 | |
| JPH065701B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPS62281341A (ja) | フイルムキヤリヤ−テ−プ | |
| JP2925376B2 (ja) | 回路基板 | |
| JPH01270256A (ja) | 半導体装置 |