JPS613429A - セミカスタムｉｃの製造方法 - Google Patents
セミカスタムｉｃの製造方法Info
- Publication number
- JPS613429A JPS613429A JP12318884A JP12318884A JPS613429A JP S613429 A JPS613429 A JP S613429A JP 12318884 A JP12318884 A JP 12318884A JP 12318884 A JP12318884 A JP 12318884A JP S613429 A JPS613429 A JP S613429A
- Authority
- JP
- Japan
- Prior art keywords
- custom
- contact holes
- semi
- manufacturing
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体製造プロセス、特にゲートアレイの如き
セミカスタムＩＣの製造プロセス、に関する。
セミカスタムＩＣの製造プロセス、に関する。
（従来技術）
一般にゲートアレイでは、メーカ側においてマスタ工程
により基本的なゲートまでの形成を完了したチップを用
意しておき、ユーザ側の要請に応じて、カスタム工程と
して必要なコンタクトホールを形成し、メタル層を形成
し、パッシベーションを施すことにより、目的の機能を
果たす回路を実現する。
により基本的なゲートまでの形成を完了したチップを用
意しておき、ユーザ側の要請に応じて、カスタム工程と
して必要なコンタクトホールを形成し、メタル層を形成
し、パッシベーションを施すことにより、目的の機能を
果たす回路を実現する。
すなわち、カスタム工程では、まず第４図に示されるよ
うにコンタクトホール形成工程として必要な領域のみに
コンタクトホール１を形成する。
うにコンタクトホール形成工程として必要な領域のみに
コンタクトホール１を形成する。
２は不純物拡散層（図示路）が形成されているシリコン
基板、３はフィールド酸化膜、４はポリシリコン層、５
は絶縁層である。
基板、３はフィールド酸化膜、４はポリシリコン層、５
は絶縁層である。
次にメタル工程として、第５図に示されるようにコンタ
クトホール１と配線領域にメタル層６を形成する。
クトホール１と配線領域にメタル層６を形成する。
したがって、通常、カスタム工程で使用されるマスクと
しては、コンタクトマスク（１枚。ただし、二重レジス
ト法を用いる場合には２枚）、メタルマスク、パッドマ
スクなどがあり、製造日数としても３〜７日ぐらいを要
する。
しては、コンタクトマスク（１枚。ただし、二重レジス
ト法を用いる場合には２枚）、メタルマスク、パッドマ
スクなどがあり、製造日数としても３〜７日ぐらいを要
する。
（目的）
本発明は、カスタム工程からコンタクトホールを形成す
る工程を省くことにより、セミカスタムＩＣの納期短縮
とマスク費用の低減を図ったセミカスタムＩＣの製造方
法を提供することを目的とするものである。
る工程を省くことにより、セミカスタムＩＣの納期短縮
とマスク費用の低減を図ったセミカスタムＩＣの製造方
法を提供することを目的とするものである。
（構成）
本発明は、コンタクトを行なう可能性のある全領域に、
予めマスタ工程においてコンタクトホールを形成してお
き、カスタム工程においては前記全コンタクトホールと
必要な配線領域にメタル層を形成するようにしたセミカ
スタムＩＣの製造方法である。
予めマスタ工程においてコンタクトホールを形成してお
き、カスタム工程においては前記全コンタクトホールと
必要な配線領域にメタル層を形成するようにしたセミカ
スタムＩＣの製造方法である。
従来はコンタクトホール形成工程からカスタム工程にな
るため、必要なコンタクトホールしか形成しなかったの
に対し、本発明ではコンタクトホールをマスク工程で形
成する。そのため、コンタクトが行なわれる可能性のあ
る全領域にコンタクトホールを形成しておく。
るため、必要なコンタクトホールしか形成しなかったの
に対し、本発明ではコンタクトホールをマスク工程で形
成する。そのため、コンタクトが行なわれる可能性のあ
る全領域にコンタクトホールを形成しておく。
そして、カスタム工程はメタル工程から始まり、メタル
層は全コンタクトホール上と必要な配線領域とに形成さ
れる。したがって、不要なコンタクトホールも存在する
ことになり、それらの不要なコンタクトホールはメタル
層で塞がれた状態となる。
層は全コンタクトホール上と必要な配線領域とに形成さ
れる。したがって、不要なコンタクトホールも存在する
ことになり、それらの不要なコンタクトホールはメタル
層で塞がれた状態となる。
その後、従来と同様に、パッドの形成やパッシベーショ
ン処理が施される。
ン処理が施される。
以下、一実施例について説明する。
第１図は、不純物拡散層が形成されているシリコン基板
２上の絶縁層５に、マスタ工程においてコンタクトホー
ル１Ｏ−１〜１０−４が形成された状態である。マスタ
工程の段階では、カスタム工程においてどの領域でコン
タクトが形成されるのかがわからないため、コンタクト
ホール１０−１〜１０−４は可能性のある全領域に形成
される。
２上の絶縁層５に、マスタ工程においてコンタクトホー
ル１Ｏ−１〜１０−４が形成された状態である。マスタ
工程の段階では、カスタム工程においてどの領域でコン
タクトが形成されるのかがわからないため、コンタクト
ホール１０−１〜１０−４は可能性のある全領域に形成
される。
第２図は、ユーザ側からの要請を受け、カスタム工程に
おいてメタル層（例えばアルミニウム層）１１−１〜１
１−４を形成した状態である。この状態の平面図を第３
図に示す。第２図は第３図のＡ−Ｂ線断面図である。メ
タル層１１−１はコンタクトホール１０−１と１０−２
を介してポリシリコン層４と基板の所定の領域とを接続
させるためのものであり、またメタル層１１−３と１１
−４は不要なコンタクトホール１０−３と１０−４を単
に塞ぐためのもので、ある。メタル層１１−３と１１−
４はコンタクトホール１ｏ−３，１ｏ−４より１例えば
１〜２μｍ程度オーバサイズして形成されている。
おいてメタル層（例えばアルミニウム層）１１−１〜１
１−４を形成した状態である。この状態の平面図を第３
図に示す。第２図は第３図のＡ−Ｂ線断面図である。メ
タル層１１−１はコンタクトホール１０−１と１０−２
を介してポリシリコン層４と基板の所定の領域とを接続
させるためのものであり、またメタル層１１−３と１１
−４は不要なコンタクトホール１０−３と１０−４を単
に塞ぐためのもので、ある。メタル層１１−３と１１−
４はコンタクトホール１ｏ−３，１ｏ−４より１例えば
１〜２μｍ程度オーバサイズして形成されている。
従来の方法によれば、第２図の不要なコンタクトホール
１０−３．１０−４は存在せず、絶縁層５で塞がれたま
まであるのに対し、本発明ではそれらの不要なコンタク
トホール１０−３．１０−４はメタル層で塞がれること
になる。そして、このような差異は半導体素子の機能と
しては何らの差異を生じるものではない。
１０−３．１０−４は存在せず、絶縁層５で塞がれたま
まであるのに対し、本発明ではそれらの不要なコンタク
トホール１０−３．１０−４はメタル層で塞がれること
になる。そして、このような差異は半導体素子の機能と
しては何らの差異を生じるものではない。
（効果）
本発明によれば、セミカスタムＩＣの製造工程において
、カスタム工程からコンタクトホール形成工程が省略さ
れる。その結果、コンタクトマスク作成の費用が低減さ
れ、カスタム工程に要する日数も短縮されて納期が短縮
される。
、カスタム工程からコンタクトホール形成工程が省略さ
れる。その結果、コンタクトマスク作成の費用が低減さ
れ、カスタム工程に要する日数も短縮されて納期が短縮
される。
第１図及び第２図は本発明の一実施例の工程を示す断面
図、第３図は第２図の平面図、第４図及び第５図は従来
の従来のセミカスタムＩＣの製造プロセスを示す断面図
である。 １０−１〜１０−４・・・・・・コンタクトホール、１
１−１〜１１−４・・・・・・メタル層。
図、第３図は第２図の平面図、第４図及び第５図は従来
の従来のセミカスタムＩＣの製造プロセスを示す断面図
である。 １０−１〜１０−４・・・・・・コンタクトホール、１
１−１〜１１−４・・・・・・メタル層。
Claims (1)
- （１）コンタクトを行なう可能性のある全領域にマスタ
工程においてコンタクトホールを形成し、カスタム工程
において前記全コンタクトホールと必要な配線領域にメ
タル層を形成することを特徴とするセミカスタムＩＣの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12318884A JPS613429A (ja) | 1984-06-15 | 1984-06-15 | セミカスタムｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12318884A JPS613429A (ja) | 1984-06-15 | 1984-06-15 | セミカスタムｉｃの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613429A true JPS613429A (ja) | 1986-01-09 |
Family
ID=14854365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12318884A Pending JPS613429A (ja) | 1984-06-15 | 1984-06-15 | セミカスタムｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613429A (ja) |
-
1984
- 1984-06-15 JP JP12318884A patent/JPS613429A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2664403B2 (ja) | 特注集積回路の製造方法 | |
| JPS613429A (ja) | セミカスタムｉｃの製造方法 | |
| JP2001351992A (ja) | 半導体装置の製造方法 | |
| JP3474865B2 (ja) | 半導体装置の製造方法 | |
| JPH031838B2 (ja) | ||
| JP3116456B2 (ja) | 半導体装置の製造方法 | |
| JP2615891B2 (ja) | メモリ装置 | |
| JPS60249347A (ja) | セミカスタムｉｃの製造方法 | |
| JPH0325948B2 (ja) | ||
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JP2993039B2 (ja) | 能動層積層素子 | |
| JPS584456B2 (ja) | Ｍｏｓ シユウセキカイロ | |
| JPS5898938A (ja) | 半導体集積回路 | |
| JP3241329B2 (ja) | 半導体装置の製造方法 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS63313866A (ja) | 半導体装置の製造方法 | |
| JPH0491470A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5858746A (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) | ||
| JPH02191363A (ja) | 半導体集積回路の多層配線構造 | |
| JP2001053169A (ja) | Ｒｏｍ半導体装置の製造方法 | |
| JPH05160365A (ja) | 半導体装置 | |
| JPS58109249U (ja) | 大規模集積回路 | |
| JPS616865A (ja) | 半導体集積回路の製造方法 | |
| JPS5921043A (ja) | 半導体装置の製造方法 |