JPS6134656A - バス選択装置 - Google Patents
バス選択装置Info
- Publication number
- JPS6134656A JPS6134656A JP15806484A JP15806484A JPS6134656A JP S6134656 A JPS6134656 A JP S6134656A JP 15806484 A JP15806484 A JP 15806484A JP 15806484 A JP15806484 A JP 15806484A JP S6134656 A JPS6134656 A JP S6134656A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus number
- circuit
- selection
- identification number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はデータ処理装置に′おけるバス選択装置に関し
、特にバスの選択方式に関する。
、特にバスの選択方式に関する。
(従来の技術)
従来、この種のバス選択装置では、中央処理装置の内部
でI/O選択コマンドが発行された場合にそれぞれ該当
するバスをアクセスし、該当するI/O装置が存在し々
ければ次のバスにアクセスする方法が採用されていた。
でI/O選択コマンドが発行された場合にそれぞれ該当
するバスをアクセスし、該当するI/O装置が存在し々
ければ次のバスにアクセスする方法が採用されていた。
(発明が解決しようとする問題点)
従って、順番の最後のバスに接続されたI/O装置を選
択する場合に最悪の事態となり、装置選択の時間が長く
必要であることから中央処理装置の性能を制限する原因
となっていた。また、各バスに対してI/O選択コマン
ド八がへ行されるので、それぞれのバスに対して成るあ
らかじめ定められた時間がI/O選択コマンドの実行の
ために必要であり、他のI/O装置?bバス転送がその
期間にわたって妨げられると云う欠点があった。
択する場合に最悪の事態となり、装置選択の時間が長く
必要であることから中央処理装置の性能を制限する原因
となっていた。また、各バスに対してI/O選択コマン
ド八がへ行されるので、それぞれのバスに対して成るあ
らかじめ定められた時間がI/O選択コマンドの実行の
ために必要であり、他のI/O装置?bバス転送がその
期間にわたって妨げられると云う欠点があった。
本発明の1的は、選択しようとするI/O装置の識別番
号とバス番号とを別途記憶しておき、1回のI/O選択
コマンドの発行によりアクセスするととてよって上記欠
点を除去し、I/O装置が迅速に選択できるように構成
したバス選択装置を提供することにある。
号とバス番号とを別途記憶しておき、1回のI/O選択
コマンドの発行によりアクセスするととてよって上記欠
点を除去し、I/O装置が迅速に選択できるように構成
したバス選択装置を提供することにある。
(問題点を解決するための手段)
本発明によるバス選択装置は記憶回路と、選択回路とを
具備して構成したものである。
具備して構成したものである。
記憶回路は、複数のバスに接続されたI/O装置に割付
けられた識別番号のフィールドと、複数のバスのひとつ
を指定する第1のバス番号のフィールドとを含むI/O
選択コマンドが発行された時に識別番号によってアドレ
スされ、あらかじめ定められた第2のバス番号と第2の
バス番号が有効であるか否かを示すバス番号イネーブル
とを記憶するためのものである。
けられた識別番号のフィールドと、複数のバスのひとつ
を指定する第1のバス番号のフィールドとを含むI/O
選択コマンドが発行された時に識別番号によってアドレ
スされ、あらかじめ定められた第2のバス番号と第2の
バス番号が有効であるか否かを示すバス番号イネーブル
とを記憶するためのものである。
選択回路は、第2のバス番号が有効である時に第2のバ
ス番号全選択し、無効である時に第1のバス番号を選択
するためのものである。
ス番号全選択し、無効である時に第1のバス番号を選択
するためのものである。
(実 施 例)
次に、本発明について図面全参照して詳細に説明する。
第1図は、本発明によるバス選択装置の一実施f+1
?示すブロック図である。第1図におりて、1はI/O
選択コマンド、2は記憶回路、3は選択回路、11.2
1〜23 、31はそれぞれ信号線である。
?示すブロック図である。第1図におりて、1はI/O
選択コマンド、2は記憶回路、3は選択回路、11.2
1〜23 、31はそれぞれ信号線である。
第1図において、中央処理装置から第1のバス番号およ
び識別番号を含むI/O選択コマンドを与えると、識別
番号は記憶回路2のアドレス入力となり、記憶回路2に
書込まれているバス番号を信号線21上に出力し、バス
番号イネーブルを信号線22上に出力する。信号線21
上の第1のバス番号と信号線22上のバス番号イネーブ
ルとを選択回路3に入力した時に、予め中央処理装置に
よりすべてのバスと、それらのバスに接続されているI
/O装置との識別番号を調査し、該当する識別番号に対
応する第2のバス番号が記憶回路2に書込まれる。既に
調査済みの識別番号ならば、該当するバス番号とバス番
号イネーブルとにより、選択回路3は記憶回路2から信
号線21上へ送出された第2のバス番号を選択する。未
調査の識別番号の場合には、信号線22上へ出力される
バス番号イネーブルは中央処理装置が示した信号線11
上の第1のバス番号を選択する。選択回路3から信号線
31上へ送出されるバス番号は、識別番号によって認識
された番号を有するバスに出力される。
び識別番号を含むI/O選択コマンドを与えると、識別
番号は記憶回路2のアドレス入力となり、記憶回路2に
書込まれているバス番号を信号線21上に出力し、バス
番号イネーブルを信号線22上に出力する。信号線21
上の第1のバス番号と信号線22上のバス番号イネーブ
ルとを選択回路3に入力した時に、予め中央処理装置に
よりすべてのバスと、それらのバスに接続されているI
/O装置との識別番号を調査し、該当する識別番号に対
応する第2のバス番号が記憶回路2に書込まれる。既に
調査済みの識別番号ならば、該当するバス番号とバス番
号イネーブルとにより、選択回路3は記憶回路2から信
号線21上へ送出された第2のバス番号を選択する。未
調査の識別番号の場合には、信号線22上へ出力される
バス番号イネーブルは中央処理装置が示した信号線11
上の第1のバス番号を選択する。選択回路3から信号線
31上へ送出されるバス番号は、識別番号によって認識
された番号を有するバスに出力される。
各I/O装置の調査は、まず上記記憶回路2に記憶され
ているバス番号とバス番号イネーブルとをイニシャライ
ズすることから始まる。この後、出力されるI/O選択
コマンドにおいて識別番号に対応した第2のバス番号は
イネーブルされていないので、中央処理装置の側のバス
番号が選択され、選択されたバスがアクセスされる。選
択されたバスに該当するI/O装置が存在しなければ、
次のバス番号によって他のバスに再びコマンドが送出さ
れる。一致した識別番号を有するI/O装置が存在すれ
ば、中央処理装置は該当する識別番号に対応し、バス番
号(信号線11)とバス番号イネーブル(信号線22)
とを有効にするための信号(信号線23)を記憶装置2
に書込む。
ているバス番号とバス番号イネーブルとをイニシャライ
ズすることから始まる。この後、出力されるI/O選択
コマンドにおいて識別番号に対応した第2のバス番号は
イネーブルされていないので、中央処理装置の側のバス
番号が選択され、選択されたバスがアクセスされる。選
択されたバスに該当するI/O装置が存在しなければ、
次のバス番号によって他のバスに再びコマンドが送出さ
れる。一致した識別番号を有するI/O装置が存在すれ
ば、中央処理装置は該当する識別番号に対応し、バス番
号(信号線11)とバス番号イネーブル(信号線22)
とを有効にするための信号(信号線23)を記憶装置2
に書込む。
このようにしてすべての識別番号が調査されれば、以後
に出力されるI/O選択コマンドはすべて記憶回路2に
蓄積された第2のバス番号によって1回でアクセスする
ことができる。
に出力されるI/O選択コマンドはすべて記憶回路2に
蓄積された第2のバス番号によって1回でアクセスする
ことができる。
いっぽう、調査を省略しても、必要となった識別番号の
I/O選択コマンドごとに調査を実施し、バス番号が確
定したならば、記憶回路2に書込む方法を採用できるこ
とは云うまでも々い。との場合には、最初のアクセスで
はすべてのバスを調べることになっても、2度目からは
1回のアクセスで済むことになる。
I/O選択コマンドごとに調査を実施し、バス番号が確
定したならば、記憶回路2に書込む方法を採用できるこ
とは云うまでも々い。との場合には、最初のアクセスで
はすべてのバスを調べることになっても、2度目からは
1回のアクセスで済むことになる。
(発明の効果)
本発明は以上説明したように、選択しようとするI/O
装置の識別番号とバス番号とを記憶しておくことにより
、1回のI/O選択コマンドの発行によるアクセスでI
/O装置が選択でき、バスの余分なアクセスを省略して
中央処理装置とI /O@FKとによって構成されるシ
ステムのスルーブツトを向上できると云う効果がある。
装置の識別番号とバス番号とを記憶しておくことにより
、1回のI/O選択コマンドの発行によるアクセスでI
/O装置が選択でき、バスの余分なアクセスを省略して
中央処理装置とI /O@FKとによって構成されるシ
ステムのスルーブツトを向上できると云う効果がある。
第1図は、本発明によるバス選択装置の一実施例を示す
ブロック図である。 1・・・コマンド 2・・・記憶回路3・・・選択
回路 11.21〜23 、31・・・信号線特許出願人
日本電気株式会社 代理人 弁理士 井 ノ ロ 4 オ1図
ブロック図である。 1・・・コマンド 2・・・記憶回路3・・・選択
回路 11.21〜23 、31・・・信号線特許出願人
日本電気株式会社 代理人 弁理士 井 ノ ロ 4 オ1図
Claims (1)
- 複数のバスに接続されたI/O装置に割付けられた識別
番号のフィールドと前記複数のバスのひとつを指定する
第1のバス番号のフィールドとを含むI/O選択コマン
ドが発行された時に前記識別番号によりアドレスされ、
あらかじめ定められた第2のバス番号と前記第2のバス
番号が有効であるか否かを示すバス番号イネーブルとを
記憶するための記憶回路と、前記第2のバス番号が有効
である時に前記第2のバス番号を選択し、無効である時
に前記第1のバス番号を選択するための選択回路とを具
備して構成したことを特徴とするバス選択装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15806484A JPS6134656A (ja) | 1984-07-27 | 1984-07-27 | バス選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15806484A JPS6134656A (ja) | 1984-07-27 | 1984-07-27 | バス選択装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6134656A true JPS6134656A (ja) | 1986-02-18 |
Family
ID=15663507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15806484A Pending JPS6134656A (ja) | 1984-07-27 | 1984-07-27 | バス選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134656A (ja) |
-
1984
- 1984-07-27 JP JP15806484A patent/JPS6134656A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4736293A (en) | Interleaved set-associative memory | |
| US4414627A (en) | Main memory control system | |
| US6381686B1 (en) | Parallel processor comprising multiple sub-banks to which access requests are bypassed from a request queue when corresponding page faults are generated | |
| US20010032296A1 (en) | Data processor | |
| EP0182126B1 (en) | Directing storage requests during master mode operation | |
| JPH03252993A (ja) | E↑2promの情報書込み装置 | |
| US4956770A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| EP0426111B1 (en) | Memory control system | |
| US5168558A (en) | Apparatus and method for providing distributed control in a main memory unit of a data processing system | |
| JPS6134656A (ja) | バス選択装置 | |
| JP3767921B2 (ja) | メモリ制御装置、その制御方法およびプログラマブルコントローラ | |
| JPH01251250A (ja) | 共有キャッシュメモリ | |
| GB2035632A (en) | Multiprocessor system | |
| JPS5924428B2 (ja) | 表示装置 | |
| JP3222647B2 (ja) | メモリバンク自動切替システム | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2632859B2 (ja) | メモリアクセス制御回路 | |
| JPH02226447A (ja) | コンピユータ・システムおよびその記憶装置アクセス方法 | |
| JPS63157255A (ja) | 情報処理装置 | |
| JPH11305811A (ja) | コントローラ,分散処理システム及び監視方法 | |
| JPH04279949A (ja) | 情報処理装置 | |
| JPH0442694B2 (ja) | ||
| JPH01318127A (ja) | メモリ・バンクの切換方式 | |
| JPS63158637A (ja) | メモリトレ−ス方式 | |
| JPH0548498B2 (ja) |