JPS6140059A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6140059A JPS6140059A JP15031285A JP15031285A JPS6140059A JP S6140059 A JPS6140059 A JP S6140059A JP 15031285 A JP15031285 A JP 15031285A JP 15031285 A JP15031285 A JP 15031285A JP S6140059 A JPS6140059 A JP S6140059A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- oxidation
- electrodes
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/01—Manufacture or treatment
- H10D44/041—Manufacture or treatment having insulated gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、
a) 絶縁層上に第1シリコン層、酸化阻止層および第
2シリコン層を連続して付着し、 b) 第2シリコン層を多数の平行なシリコン条帯を有
するパターンにエッチングし、 C) 第2シリコン層を部分的に酸化してその酸化d)
酸化阻止層の被覆されてない部分をエッチングで除去
し、 e)露出した酸化シリコンをエッチングで除去し、。
2シリコン層を連続して付着し、 b) 第2シリコン層を多数の平行なシリコン条帯を有
するパターンにエッチングし、 C) 第2シリコン層を部分的に酸化してその酸化d)
酸化阻止層の被覆されてない部分をエッチングで除去
し、 e)露出した酸化シリコンをエッチングで除去し、。
f) 第1シリコン層部分を得るために熱酸化を行g)
酸化阻止層の被覆されていない部分を一択的h)”*
:二五f:’l、rL’)。7.。お。、。
酸化阻止層の被覆されていない部分を一択的h)”*
:二五f:’l、rL’)。7.。お。、。
溝をエッチングして酸化物層と酸化阻止層とで交互に被
覆されたシリコン電極を形成する工程を有する、接近し
た狭いスペースで隣接する多数のコプレーナシリコン電
極をもった半導体装置の製造方法に関す、るものである
。
覆されたシリコン電極を形成する工程を有する、接近し
た狭いスペースで隣接する多数のコプレーナシリコン電
極をもった半導体装置の製造方法に関す、るものである
。
前記の種類の方法は本願人の出願にり)かる公告された
英国特許出願GB−A 2.111.304号より知ら
れている。この特許出願には、シリコンのゲート電極を
自己整列で形成し、このゲート電極の例えば1μmより
も小さび極めて狭いスペーンングをシリコンパターンの
縦方向酸化によって決め、前記のゲート電極を酸化物と
例えば窒化シリコンの酸化阻止層とで交互に被覆するよ
うにした電荷結合半導体装置(cCD)が記載されてい
る。
英国特許出願GB−A 2.111.304号より知ら
れている。この特許出願には、シリコンのゲート電極を
自己整列で形成し、このゲート電極の例えば1μmより
も小さび極めて狭いスペーンングをシリコンパターンの
縦方向酸化によって決め、前記のゲート電極を酸化物と
例えば窒化シリコンの酸化阻止層とで交互に被覆するよ
うにした電荷結合半導体装置(cCD)が記載されてい
る。
このようにして、オーバーラツプするゲート電極したが
って2重レベル電極システムを避けることが可能となり
、これは技術的および電気的の観点から非常に有利であ
る。
って2重レベル電極システムを避けることが可能となり
、これは技術的および電気的の観点から非常に有利であ
る。
けれども、きわめて狭くまた近接した多数の電極を接触
する場合に屡々問題が起きる。極く狭い電極上に接点を
設けるのは難しいので、電極の一端または両端を扇形で
延長させることができるが、これにはスペースが必要!
ある。更に、シリコン電極を互いに分かれたグループで
設置ねばならず、このためには、前記の第1シリコン層
に中断部(interruption)を設けねばなら
ない。前記の英国特許出願の記載によればこれは次のよ
うにして行っている、即ち、最終的な装置においてシリ
コン層があってはならない区域を、既に工程のはじめに
おいてその厚さ全体に亘って酸化シリコンに換える。け
れども、このためにはマスキングと酸化工程とを必要と
する。前記の第1シリコン層の中断部はこの場合条帯状
シリコン電極間の溝を形成する工程の間に自動的に得ら
れる。
する場合に屡々問題が起きる。極く狭い電極上に接点を
設けるのは難しいので、電極の一端または両端を扇形で
延長させることができるが、これにはスペースが必要!
ある。更に、シリコン電極を互いに分かれたグループで
設置ねばならず、このためには、前記の第1シリコン層
に中断部(interruption)を設けねばなら
ない。前記の英国特許出願の記載によればこれは次のよ
うにして行っている、即ち、最終的な装置においてシリ
コン層があってはならない区域を、既に工程のはじめに
おいてその厚さ全体に亘って酸化シリコンに換える。け
れども、このためにはマスキングと酸化工程とを必要と
する。前記の第1シリコン層の中断部はこの場合条帯状
シリコン電極間の溝を形成する工程の間に自動的に得ら
れる。
この公知の工程をそのまま行う場合、酸化物に設けられ
る接触窓とこの目的に使用されるエッチングマスクは夫
々隣接の電極とオーバーラツプしてはならない。実際上
これは中間溝内の酸化物をエッチングで除去する結果に
なるであろう。溝の下に薄い酸化物層しかない区域では
、溝に設けた金属化部分と短絡を生じることがある。け
れども、(オーバーラツプした)接触窓がないようにす
れば、これはスペースの無駄を意味する。
る接触窓とこの目的に使用されるエッチングマスクは夫
々隣接の電極とオーバーラツプしてはならない。実際上
これは中間溝内の酸化物をエッチングで除去する結果に
なるであろう。溝の下に薄い酸化物層しかない区域では
、溝に設けた金属化部分と短絡を生じることがある。け
れども、(オーバーラツプした)接触窓がないようにす
れば、これはスペースの無駄を意味する。
本発明は、オーバーラツプした接触窓を形成することの
できる改良された方法を得ることを特にその目的とする
。
できる改良された方法を得ることを特にその目的とする
。
本発明は、冒頭に記載した種類の方法において、J)
前記のパターンは、前記の処理工程の後に、第1の層に
よって被覆された第1および第2シリコン層を経て相互
に接続された端部と、他方の層によって被覆された中間
の第3シリコン電極のこれ等端部で取囲まれた部分とを
有する接続領域が形成されるような形とし、 k) 前記の3つの電極の2つをエッチングによって接
続領域より分離し、 l) 溝を少なくとも部分的に熱酸化によって酸化物で
満たし、 m) 接続領域より分離されてないシリコン電極に、こ
の領域内で、少なくとも1つの隣接シリコン電極とオー
バーラツプするエッチングマスクを介してこの電極を被
覆する層を選択的にエッチングすることによって接触窓
を設け、 n) 他の2つのシリコン電極には、接続領域の外で、
これ等電極を被覆する層を選択的にエッチングすること
によって接触窓を設ける ことを特徴とするものである。
前記のパターンは、前記の処理工程の後に、第1の層に
よって被覆された第1および第2シリコン層を経て相互
に接続された端部と、他方の層によって被覆された中間
の第3シリコン電極のこれ等端部で取囲まれた部分とを
有する接続領域が形成されるような形とし、 k) 前記の3つの電極の2つをエッチングによって接
続領域より分離し、 l) 溝を少なくとも部分的に熱酸化によって酸化物で
満たし、 m) 接続領域より分離されてないシリコン電極に、こ
の領域内で、少なくとも1つの隣接シリコン電極とオー
バーラツプするエッチングマスクを介してこの電極を被
覆する層を選択的にエッチングすることによって接触窓
を設け、 n) 他の2つのシリコン電極には、接続領域の外で、
これ等電極を被覆する層を選択的にエッチングすること
によって接触窓を設ける ことを特徴とするものである。
本発明は、以下に更に詳しく説明するように、オーバー
ラツプした接触窓の形成を可能とするだけでなく、所定
の寄生容量の回避または減少をも可能としたものである
。
ラツプした接触窓の形成を可能とするだけでなく、所定
の寄生容量の回避または減少をも可能としたものである
。
溝の下の接触窓に薄い(ゲート)酸化物層しか存しない
区域では、本発明では溝のエッチングを抜かす。これは
種々の方法によって行うことができる。
区域では、本発明では溝のエッチングを抜かす。これは
種々の方法によって行うことができる。
本発明の一実施例によれば、溝のエッチングを抜かすべ
き区域では工程(e) と(f)の間で酸化阻止層の被
覆されてない部分を除去する。
き区域では工程(e) と(f)の間で酸化阻止層の被
覆されてない部分を除去する。
別のやり方では、溝のエッチングを抜かすべき区域では
工程(g)の間に酸化阻止層をエッチングに対してマス
クする。
工程(g)の間に酸化阻止層をエッチングに対してマス
クする。
本発明の更に別の実施例によれば、溝のエッチングを抜
かすべき区域では、工程(c) と(d)の間で、シ
リコン層の酸化された縁部分をエッチングで除去する。
かすべき区域では、工程(c) と(d)の間で、シ
リコン層の酸化された縁部分をエッチングで除去する。
最後に、本発明の更に別の実施例によれば、溝のエッチ
ングを抜かすべき区域では酸化阻止層の下にシリコン層
を設ける。
ングを抜かすべき区域では酸化阻止層の下にシリコン層
を設ける。
以下本発明を図面の実施例によって更に詳しく説明する
。
。
図面は線図的なもので、見易く1するために寸法比は無
視しである。これは特に断面の厚さ方向の寸法に当嵌る
。図中対応部分には同じ符号を付してあ゛る。
視しである。これは特に断面の厚さ方向の寸法に当嵌る
。図中対応部分には同じ符号を付してあ゛る。
第1図は本発明方法を使用して製造した半導体装置の一
実施例の平面図である。この半導体装置は、非常に小さ
な相対間隔で多数の隣接した狭いコプレーナシリコン電
極3A1−−−n 、3Bl−−−nおよび3C1−−
−nを有する。これ等の電極(ここには接触される部分
のまわりだけが示されている)は例えば電荷結合素子(
cCO)のゲート電極を形成するものでもよい。線■−
■、■−■およびIV−IVに沿った断面は夫々第2.
3および4図に示しである。
実施例の平面図である。この半導体装置は、非常に小さ
な相対間隔で多数の隣接した狭いコプレーナシリコン電
極3A1−−−n 、3Bl−−−nおよび3C1−−
−nを有する。これ等の電極(ここには接触される部分
のまわりだけが示されている)は例えば電荷結合素子(
cCO)のゲート電極を形成するものでもよい。線■−
■、■−■およびIV−IVに沿った断面は夫々第2.
3および4図に示しである。
電極は、少なくとも一部が酸化シリコンで満たされた狭
い溝14によって互いに分離されている。電極は極めて
狭く、その幅は例えば1.5μmで、このため接触の問
題があり、この問題は、余分なスペースを犠牲にするこ
とによってしか解決できないのが普通である。本発明は
高度の自己整列によってスペースの損失無しに接続をす
ることのできる方法を得るものである。
い溝14によって互いに分離されている。電極は極めて
狭く、その幅は例えば1.5μmで、このため接触の問
題があり、この問題は、余分なスペースを犠牲にするこ
とによってしか解決できないのが普通である。本発明は
高度の自己整列によってスペースの損失無しに接続をす
ることのできる方法を得るものである。
第5A図から5G図は第1図の装装置の断面の各製造段
階を示すものである。第5c図から5G図は特に第1図
のIV−IVに関してまた第5C’図から第5G’図は
第1図の断面■−Hに関するものである。
階を示すものである。第5c図から5G図は特に第1図
のIV−IVに関してまた第5C’図から第5G’図は
第1図の断面■−Hに関するものである。
出発材料は電気絶縁層より成る基板である。この実施例
では、電気絶縁層は、シリコン層1上に位置する酸化シ
リコン層2より成る。この絶縁層2の上にはく第5A図
参照)連続的に第1高濃度ドープn型シリコン層3、酸
化阻止層4および第2 非f’ −7’ シ!Jコン層
5が付着される。シリコン層は多結晶シリコンより成る
ものでもよいが例えば非晶質シリコンでもよ:く、他方
単結晶シリコンもまた用いることができるが、この材料
を設けるには技術上の困難がある。前記の酸化阻止層4
は窒化シリコンまたは例えば酸窒化シリコンのような窒
化シリコンを含むのが好ましいその他の層よりつくるこ
とができる。
では、電気絶縁層は、シリコン層1上に位置する酸化シ
リコン層2より成る。この絶縁層2の上にはく第5A図
参照)連続的に第1高濃度ドープn型シリコン層3、酸
化阻止層4および第2 非f’ −7’ シ!Jコン層
5が付着される。シリコン層は多結晶シリコンより成る
ものでもよいが例えば非晶質シリコンでもよ:く、他方
単結晶シリコンもまた用いることができるが、この材料
を設けるには技術上の困難がある。前記の酸化阻止層4
は窒化シリコンまたは例えば酸窒化シリコンのような窒
化シリコンを含むのが好ましいその他の層よりつくるこ
とができる。
したがって、第2シリコン層5は、多数の並列なシリコ
ン条帯を有するパターンをマスキングおよびエッチング
することによって与えられる。このようにして第5A図
に示した構造が得られる。
ン条帯を有するパターンをマスキングおよびエッチング
することによって与えられる。このようにして第5A図
に示した構造が得られる。
第2シリコン層5より形成されたシリコンパターンは次
いで部分的に酸化される。これにより酸化縁部分6が縁
に形成される。この後、酸化阻止層4の被覆されてない
部分がエッチングされ、その結果第5B図の状態が得ら
れる。
いで部分的に酸化される。これにより酸化縁部分6が縁
に形成される。この後、酸化阻止層4の被覆されてない
部分がエッチングされ、その結果第5B図の状態が得ら
れる。
露出された酸化シリコンがエッチングで除かれ、その結
果第5C図に示した状態が得られる。次いでこの第5C
図の断面においてホトラッカーマスクM1を用いること
により、シリコン条帯の下で突出している鹸化阻止層4
の縁がその左と右を交互にエッチングで除かれる(第5
C’図参照)。■−■および■−IVにおける断面では
これ等の縁は残っている。
果第5C図に示した状態が得られる。次いでこの第5C
図の断面においてホトラッカーマスクM1を用いること
により、シリコン条帯の下で突出している鹸化阻止層4
の縁がその左と右を交互にエッチングで除かれる(第5
C’図参照)。■−■および■−IVにおける断面では
これ等の縁は残っている。
次いで、マスクM1を取除いた後熱酸化が行われ、高一
度ドープシリコン層3の露出部分上に、非ドープシリコ
ン5層の条帯上の酸化物層7よりも厚い酸化物層8が形
成される(第5Dおよび第5D図参照)。かくて、酸化
物層8と酸化阻止層4とで交互に被覆された第1シリコ
ン層3が得られる。
度ドープシリコン層3の露出部分上に、非ドープシリコ
ン5層の条帯上の酸化物層7よりも厚い酸化物層8が形
成される(第5Dおよび第5D図参照)。かくて、酸化
物層8と酸化阻止層4とで交互に被覆された第1シリコ
ン層3が得られる。
次いで、薄い酸化物層7が浸漬エッチング工程によって
取除かれる。
取除かれる。
次にホトラッカーマスクM2が設けられるが(第5Eお
よび第5E’図)、このマスクは、形成すべき電極条帯
および相互接続等として残すべきシリコン層3のその他
の部分を被覆する。第2シリコン層5の被覆されてない
部分はこの場合エッチングにより除去され、しかる後マ
スクM2が除かれる(第5Fおよび第5F’図ン。この
時除去されたシリコン層5の部分は、最終的な装置にお
いて第1シリコン層3が不在であるべき区域の上方に位
置していたものである。層5の条帯下方で突出している
層4の被覆されてない縁部分と酸化阻止層4の残りの被
覆されてない部分とが次いで除去され、このためシリコ
ン層3の露出部分したがって層5の残りの部分もエッチ
ングで除去される。
よび第5E’図)、このマスクは、形成すべき電極条帯
および相互接続等として残すべきシリコン層3のその他
の部分を被覆する。第2シリコン層5の被覆されてない
部分はこの場合エッチングにより除去され、しかる後マ
スクM2が除かれる(第5Fおよび第5F’図ン。この
時除去されたシリコン層5の部分は、最終的な装置にお
いて第1シリコン層3が不在であるべき区域の上方に位
置していたものである。層5の条帯下方で突出している
層4の被覆されてない縁部分と酸化阻止層4の残りの被
覆されてない部分とが次いで除去され、このためシリコ
ン層3の露出部分したがって層5の残りの部分もエッチ
ングで除去される。
かくて溝14が層3に形成される。ホトラッカーマスク
Mlを用いて(第5・C′図参照)層4の突出部が除去
される区域には溝14は形成されない(第5G′図参照
)。
Mlを用いて(第5・C′図参照)層4の突出部が除去
される区域には溝14は形成されない(第5G′図参照
)。
特に第1図および第2図よりわかるように、第2シリコ
ン層5を形どる場合には、このパターンは次のような形
を与えられる、即ち、前述の動作の後、第1 (3B1
)と第2 (3B2)シリコン電極の第1シリコン層3
を経て互いに接続された2つの端部を有する接続領域が
得られ、これ等の端部は両方共同じ層(この実施例では
酸化阻止層4)で被覆され、中間の第3シリコン電極3
C1のこれ等端部で取囲まれた部分は、他の層(したが
ってこの実施例では酸化層8)で覆われる。この接続領
域は第り図に線21で示しである。
ン層5を形どる場合には、このパターンは次のような形
を与えられる、即ち、前述の動作の後、第1 (3B1
)と第2 (3B2)シリコン電極の第1シリコン層3
を経て互いに接続された2つの端部を有する接続領域が
得られ、これ等の端部は両方共同じ層(この実施例では
酸化阻止層4)で被覆され、中間の第3シリコン電極3
C1のこれ等端部で取囲まれた部分は、他の層(したが
ってこの実施例では酸化層8)で覆われる。この接続領
域は第り図に線21で示しである。
本発明によれば、すぐ前の処理工程において、前記の3
つのシリコン電極3BL、3B2および3C1の2つも
またエッチングによって接続領域より分離される。この
実施例では、これ等の電極は電極3B1と382で、こ
れ等の電極がエッチングされる区域は第1図に符号22
で示しである。この方法の変形として場合によってはセ
パレーション22を別のエッチング工程でつくるのが有
利なこともある。
つのシリコン電極3BL、3B2および3C1の2つも
またエッチングによって接続領域より分離される。この
実施例では、これ等の電極は電極3B1と382で、こ
れ等の電極がエッチングされる区域は第1図に符号22
で示しである。この方法の変形として場合によってはセ
パレーション22を別のエッチング工程でつくるのが有
利なこともある。
酸化阻止層4で被覆された電極を接触せねばならない区
域15を除いたすべての場所では、この層4が取除かれ
る。かくて露出されたすべてのシリコン部分上に次いで
熱酸化によって酸化物層が形成され、溝14は少なくと
も部分的に酸化物で満たされる(第2図および第4図参
照)。
域15を除いたすべての場所では、この層4が取除かれ
る。かくて露出されたすべてのシリコン部分上に次いで
熱酸化によって酸化物層が形成され、溝14は少なくと
も部分的に酸化物で満たされる(第2図および第4図参
照)。
接続領域21内では、この接続領域から分離されてない
電極従ってこの実施例では電極3C1に接触窓が設けら
れる。これは、電極3B1と3B2にオーバーラッパす
るエッチングマスクを介して酸化物層を選択的にエッチ
ングすることによって行われる。次いで、マスクなしで
、層4が選択エッチングにより除去され、この結果、領
域15(第1図参照)において、電極3B1と382上
および接続領域21外に接触窓が自動的に形成される。
電極従ってこの実施例では電極3C1に接触窓が設けら
れる。これは、電極3B1と3B2にオーバーラッパす
るエッチングマスクを介して酸化物層を選択的にエッチ
ングすることによって行われる。次いで、マスクなしで
、層4が選択エッチングにより除去され、この結果、領
域15(第1図参照)において、電極3B1と382上
および接続領域21外に接触窓が自動的に形成される。
電極3A1−=−nは、接触窓16と同時に設けること
ができる1つの共通な窓19を経て接続される。
ができる1つの共通な窓19を経て接続される。
電極はこの場合通常のように導電体トラック18によっ
て接触される。このトラックは第2図と第8図に線図的
に示しであるが、第1図には図面を見易くするために示
されてない。
て接触される。このトラックは第2図と第8図に線図的
に示しであるが、第1図には図面を見易くするために示
されてない。
電極に隣接する領域例えばソースおよびドレイン領域が
望まれる区域では、これ等の領域17は例えば非臨界(
non−cr it ica I)ホトラッカーマスク
9によるイオン注入によって得ることができる。これは
第5G図に破線で示しである。
望まれる区域では、これ等の領域17は例えば非臨界(
non−cr it ica I)ホトラッカーマスク
9によるイオン注入によって得ることができる。これは
第5G図に破線で示しである。
接続領域21内には溝14がない(破線14A)ために
、酸化層2は接触窓16のエッチング工程によって侵さ
れず、このため金属化の藺導体層18とシリコン領域1
との間に短絡が生じることがない。酸化物層2が十分に
厚ければ溝14はどこにあってもよい。
、酸化層2は接触窓16のエッチング工程によって侵さ
れず、このため金属化の藺導体層18とシリコン領域1
との間に短絡が生じることがない。酸化物層2が十分に
厚ければ溝14はどこにあってもよい。
付加的な利点は、この実施例では金属トラック18とシ
リコン電極との交差部においてこのトラック18は酸化
物上のすべての場所に延在し、このため交差部における
容量が減少されるということである。
リコン電極との交差部においてこのトラック18は酸化
物上のすべての場所に延在し、このため交差部における
容量が減少されるということである。
以上述べた方法は、この実施例で説明したのとは別に行
うこともできる。例えば、第1図において電極3Bl−
−−nを酸化物で被覆し、電極3A1−−−nと3CI
−=−nとを窒化シリコンまたはその他の酸化阻止層で
被覆してもよい。この場合には、例えば電極3B1 と
3CI はエッチング・されて接続領域21より分離さ
れ、一方電極′3B2は領域21と接続さ杵たままでい
斧。対応i分1ご第1図、から第5図と同様符号を付し
た第6図を参照され度い。斜線で示した竺触窓つ11出
した接触すべ、き半導体面はl−に交差部iて余しであ
る。図示の形は前の実施例と同じような処理工程で得る
ことができるが、Eの“場合には電極の各被覆はそのま
まにされる。
うこともできる。例えば、第1図において電極3Bl−
−−nを酸化物で被覆し、電極3A1−−−nと3CI
−=−nとを窒化シリコンまたはその他の酸化阻止層で
被覆してもよい。この場合には、例えば電極3B1 と
3CI はエッチング・されて接続領域21より分離さ
れ、一方電極′3B2は領域21と接続さ杵たままでい
斧。対応i分1ご第1図、から第5図と同様符号を付し
た第6図を参照され度い。斜線で示した竺触窓つ11出
した接触すべ、き半導体面はl−に交差部iて余しであ
る。図示の形は前の実施例と同じような処理工程で得る
ことができるが、Eの“場合には電極の各被覆はそのま
まにされる。
第6図に示した方法では、16において、電極3B2上
の酸化物8内にオーバーラツプした接触窓を形成しても
よく、15において、電極3Al−−−n と3CI−
。
の酸化物8内にオーバーラツプした接触窓を形成しても
よく、15において、電極3Al−−−n と3CI−
。
−−n上の酸化阻止窒化シリコン層4内に接触窓を □
・形成してもよい。1つの共通接触窓19を経て電極
□3Bl−−−nを接触している。この目的で、溝1
4は点4線1’4Aで示した区域には形成されない。
・形成してもよい。1つの共通接触窓19を経て電極
□3Bl−−−nを接触している。この目的で、溝1
4は点4線1’4Aで示した区域には形成されない。
高濃度ドープシリコン層3と低濃度ドープまた同じにド
ープされたシリコン層を用いてもよい。
ープされたシリコン層を用いてもよい。
けれどもこの場合には、工程「(第5D図)による熱酸
化の間浸漬エッチングによって除去できない酸化物層が
層5の頂上に形成されるのを防ぐために、第2の酸化阻
止層を第2シリコン層5上に設けねばならない。
化の間浸漬エッチングによって除去できない酸化物層が
層5の頂上に形成されるのを防ぐために、第2の酸化阻
止層を第2シリコン層5上に設けねばならない。
第5A図から第5G図の実施例では、酸化物8が形成さ
れる熱酸化以前に酸化阻止層4の突出縁部を局部的にエ
ッチングで除去することにより得られる(第5C図参照
)溝14の極部的な不在は、別の方法によって得ること
もできる。したがって例えば、溝を形成しない区域にお
いて、熱酸化の前に酸化物縁6をエッチングによって取
除いてもよい。第5B図の状態の代わりにこ場合第10
図の状態が得られる。それ以上の処理工程は第5A図−
5G図の実施例のそれと同様である。
れる熱酸化以前に酸化阻止層4の突出縁部を局部的にエ
ッチングで除去することにより得られる(第5C図参照
)溝14の極部的な不在は、別の方法によって得ること
もできる。したがって例えば、溝を形成しない区域にお
いて、熱酸化の前に酸化物縁6をエッチングによって取
除いてもよい。第5B図の状態の代わりにこ場合第10
図の状態が得られる。それ以上の処理工程は第5A図−
5G図の実施例のそれと同様である。
別の変形によれば、第5F図の状態において、溝を形成
しない区域では層4の突出縁は、エッチング後に第11
図の状態が得られるようにエチングより保護され、エッ
チングマスクが取除かれて層3のエッチング工程の後は
第5G’図と同じ状態になる。
しない区域では層4の突出縁は、エッチング後に第11
図の状態が得られるようにエチングより保護され、エッ
チングマスクが取除かれて層3のエッチング工程の後は
第5G’図と同じ状態になる。
最後に、溝14を形成しない区域では、酸化物層20を
酸化阻止層4の下に設けてもよい(第12図参照)。こ
の場合も、第5A−5G図と同じ処理工程の後第5G′
図の状態が得られる。というのは、層4のエッチング工
程の後、溝を形成しない区域のシリコン層3が酸化物2
0で被覆されたままで、この酸化物がシリコン層3のエ
ッチング工程に対してマスクするからである。
酸化阻止層4の下に設けてもよい(第12図参照)。こ
の場合も、第5A−5G図と同じ処理工程の後第5G′
図の状態が得られる。というのは、層4のエッチング工
程の後、溝を形成しない区域のシリコン層3が酸化物2
0で被覆されたままで、この酸化物がシリコン層3のエ
ッチング工程に対してマスクするからである。
本発明は以上説明した実施例に限定されるものではない
。例えば、本発明はCOD以外の装置に用いることもで
きる。更に、層2はシリコン以外の絶縁材料より成るも
のでもよく、一方酸化阻止層は、その材料が酸化シリコ
ンに対して選択的にエッチングできるものであれば、窒
化シリコンや酸窒化シリコン以外の材料より成るもので
もよい。
。例えば、本発明はCOD以外の装置に用いることもで
きる。更に、層2はシリコン以外の絶縁材料より成るも
のでもよく、一方酸化阻止層は、その材料が酸化シリコ
ンに対して選択的にエッチングできるものであれば、窒
化シリコンや酸窒化シリコン以外の材料より成るもので
もよい。
【図面の簡単な説明】
第1図は本発明方法の一実施例により得られた半導体装
置の平面図、 第2図は第1図の■−■における断面図、第3図は第1
図の■−■における断面図、第4図は第1図のTl−1
’Vにおける断面図、第5図は郷1図に示した半導体装
置の製造の各工程における断面図、 第6図は本発明の方法の変形実施例により得られた半導
体装置の平面図、 第7図は第1図の■−■における断面図、第8図は第1
図の■−■における断面図、第9図は第1図のIX−I
Xに右ける断面図、第10図、第11図、第12図は夫
々溝のエッチングを局部的に避ける別の変形実施例を示
す図である。 1・・・シリコン層2・・・酸化シリコン層3・・・高
ドープシリコン層(第1シリコン層)3A1..3A2
.381.382.3C1,3,C2・・・コプレーナ
シリコン電極 4・・・酸化阻止層 5・・・非ドープシリコン層(第2シリコン層)6・・
・酸化縁部分 7.8・・・酸化物層9、Ml、
M2・・・ホトラッカーマスク14・・・溝16・・・
エッチングマスク18・・・導体トラック 19・
・・共通接触窓20・・・酸化物 21・・
・接続領域22・・・セパレーション 特許 出願人 エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン 代理人弁理士 杉 村 暁 秀 幌 Cコ
置の平面図、 第2図は第1図の■−■における断面図、第3図は第1
図の■−■における断面図、第4図は第1図のTl−1
’Vにおける断面図、第5図は郷1図に示した半導体装
置の製造の各工程における断面図、 第6図は本発明の方法の変形実施例により得られた半導
体装置の平面図、 第7図は第1図の■−■における断面図、第8図は第1
図の■−■における断面図、第9図は第1図のIX−I
Xに右ける断面図、第10図、第11図、第12図は夫
々溝のエッチングを局部的に避ける別の変形実施例を示
す図である。 1・・・シリコン層2・・・酸化シリコン層3・・・高
ドープシリコン層(第1シリコン層)3A1..3A2
.381.382.3C1,3,C2・・・コプレーナ
シリコン電極 4・・・酸化阻止層 5・・・非ドープシリコン層(第2シリコン層)6・・
・酸化縁部分 7.8・・・酸化物層9、Ml、
M2・・・ホトラッカーマスク14・・・溝16・・・
エッチングマスク18・・・導体トラック 19・
・・共通接触窓20・・・酸化物 21・・
・接続領域22・・・セパレーション 特許 出願人 エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン 代理人弁理士 杉 村 暁 秀 幌 Cコ
Claims (1)
- 【特許請求の範囲】 1、a)絶縁層上に第1シリコン層、酸化阻止層および
第2シリコン層を連続して付着し、 b)第2シリコン層を多数の平行なシリコン条帯を有す
るパターンにエッチングし、 c)第2シリコン層を部分的に酸化してその酸化縁部分
を形成し、 d)酸化阻止層の被覆されてない部分をエッチングで除
去し、 e)露出した酸化シリコンをエッチングで除去し、 f)酸化物層と酸化阻止層で交互に被覆された第1シリ
コン層部分を得るために熱酸化 を行い、 g)酸化阻止層の被覆されていない部分を選択的にエッ
チングし、 h)かくして露出された第1シリコン層の部分に溝をエ
ッチングして酸化物層と酸化阻 止層とで交互に被覆されたシリコン電極を 形成する 工程を有する、接近した狭いスペースで隣接する多数の
コプレーナシリコン電極をもった半導体の製造方法にお
いて、 j)前記のパターンは、前記の処理工程の後に、第1の
層によって被覆された第1およ び第2シリコン層を経て相互に接続された 端部と、他方の層によって被覆された中間 の第3シリコン電極のこれ等端部で取囲ま れた部分とを有する接続領域が形成される ような形とし、 k)前記の3つの電極の2つをエッチングによって接続
領域より分離し、 l)溝を少なくとも部分的に熱酸化によって酸化物で満
たし、 m)接続領域より分離されてないシリコン電極に、この
領域内で、少なくとも1つの隣 接シリコン電極とオーバーラップするエッ チングマスクを介してこの電極を被覆する 層を選択的にエッチングすることによって 接触窓を設け、 n)他の2つのシリコン電極には、接続領域の外で、こ
れ等電極を被覆する層を選択的 にエッチングすることによって接触窓を設 ける ことを特徴とする半導体装置の製造方法。 2、少なくとも1つの接触窓の区域では溝のエッチング
を抜かす特許請求の範囲第1項記載の方法。 3、溝のエッチングを抜かすべき区域では工程(e)と
(f)の間で酸化阻止層の被覆されてない部分をエッチ
ングで除去する特許請求の範囲第2項記載の方法。 4、溝のエッチングを抜かすべき区域では工程(g)の
間に酸化阻止層をエッチングに対してマスクする特許請
求の範囲第2項記載の方法。 5、溝のエッチングを抜かすべき区域では工程(c)と
(d)の間で、シリコン層の酸化された縁部分をエッチ
ングで除去する特許請求の範囲第2項記載の方法。 6、溝のエッチングを抜かすべき区域では酸化阻止層の
下にシリコン層を設ける特許請求の範囲第2項記載の方
法。 7、工程(h)の後、接触窓を設ける区域以外の酸化阻
止層をエッチングで除去し、次いで熱酸化を行い、続い
てマスクなしで酸化阻止層をエッチングで除去する特許
請求の範囲第1項から第6項の何れか1項記載の方法。 8、第1および第2シリコン電極を被覆する1つの層は
酸化阻止層である特許請求の範囲第1項から第7項の何
れか1項記載の方法。 9、工程(f)と(g)の間、最終的な装置において第
1シリコン層が不在である区域の上方の第2シリコン層
を取り除く特許請求の範囲第1項から第8項の何れか1
項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8402223A NL8402223A (nl) | 1984-07-13 | 1984-07-13 | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan. |
| NL8402223 | 1984-07-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6140059A true JPS6140059A (ja) | 1986-02-26 |
Family
ID=19844211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15031285A Pending JPS6140059A (ja) | 1984-07-13 | 1985-07-10 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4619039A (ja) |
| EP (1) | EP0171105B1 (ja) |
| JP (1) | JPS6140059A (ja) |
| CA (1) | CA1230430A (ja) |
| DE (1) | DE3578263D1 (ja) |
| NL (1) | NL8402223A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8501339A (nl) * | 1985-05-10 | 1986-12-01 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US5017515A (en) * | 1989-10-02 | 1991-05-21 | Texas Instruments Incorporated | Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers |
| JPH04212472A (ja) * | 1990-07-13 | 1992-08-04 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| US5236853A (en) * | 1992-02-21 | 1993-08-17 | United Microelectronics Corporation | Self-aligned double density polysilicon lines for ROM and EPROM |
| EP0981164A3 (en) * | 1998-08-18 | 2003-10-15 | International Business Machines Corporation | Low resistance fill for deep trench capacitor |
| WO2014107608A1 (en) | 2013-01-04 | 2014-07-10 | Carbo Ceramics Inc. | Electrically conductive proppant and methods for detecting, locating and characterizing the electrically conductive proppant |
| US11008505B2 (en) | 2013-01-04 | 2021-05-18 | Carbo Ceramics Inc. | Electrically conductive proppant |
| KR102259187B1 (ko) | 2016-09-15 | 2021-06-01 | 어플라이드 머티어리얼스, 인코포레이티드 | 콘택 집적 및 선택적 실리사이드 형성 방법들 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427113A (en) * | 1977-08-02 | 1979-03-01 | Toshiba Corp | Arrangement for preventing axle-weight transfer of locomotive |
| DE2927824A1 (de) * | 1978-07-12 | 1980-01-31 | Vlsi Technology Res Ass | Halbleitervorrichtungen und ihre herstellung |
| CA1129118A (en) * | 1978-07-19 | 1982-08-03 | Tetsushi Sakai | Semiconductor devices and method of manufacturing the same |
| US4328611A (en) * | 1980-04-28 | 1982-05-11 | Trw Inc. | Method for manufacture of an interdigitated collector structure utilizing etch and refill techniques |
| US4402128A (en) * | 1981-07-20 | 1983-09-06 | Rca Corporation | Method of forming closely spaced lines or contacts in semiconductor devices |
| NL8105559A (nl) * | 1981-12-10 | 1983-07-01 | Philips Nv | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. |
| US4424621A (en) * | 1981-12-30 | 1984-01-10 | International Business Machines Corporation | Method to fabricate stud structure for self-aligned metallization |
| NL8202686A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze. |
| NL8302541A (nl) * | 1983-07-15 | 1985-02-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
| NL8400224A (nl) * | 1984-01-25 | 1985-08-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan. |
-
1984
- 1984-07-13 NL NL8402223A patent/NL8402223A/nl not_active Application Discontinuation
- 1984-10-04 US US06/657,644 patent/US4619039A/en not_active Expired - Fee Related
-
1985
- 1985-06-27 CA CA000485716A patent/CA1230430A/en not_active Expired
- 1985-07-04 EP EP85201077A patent/EP0171105B1/en not_active Expired
- 1985-07-04 DE DE8585201077T patent/DE3578263D1/de not_active Expired - Lifetime
- 1985-07-10 JP JP15031285A patent/JPS6140059A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CA1230430A (en) | 1987-12-15 |
| EP0171105A2 (en) | 1986-02-12 |
| DE3578263D1 (de) | 1990-07-19 |
| EP0171105B1 (en) | 1990-06-13 |
| NL8402223A (nl) | 1986-02-03 |
| US4619039A (en) | 1986-10-28 |
| EP0171105A3 (en) | 1986-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPS63233569A (ja) | 半導体装置の製造方法 | |
| JP3219850B2 (ja) | 積重ねセル型ダイナミック・ランダム・アクセス・メモリ・アレイを製造する方法 | |
| US4754311A (en) | Semiconductor device with contacts to parallel electrode strips | |
| JPS6140059A (ja) | 半導体装置の製造方法 | |
| US5318925A (en) | Method of manufacturing a self-aligned interlayer contact in a semiconductor device | |
| KR920005453B1 (ko) | 반도체 접속장치 형성방법 | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| US4677737A (en) | Self aligned zero overlap charge coupled device | |
| US5925919A (en) | CMOS Semiconductor structure and process for producing the same | |
| JPH0249010B2 (ja) | ||
| JPH11145309A (ja) | 少なくとも4つのトランジスタを有する回路装置及びその製造方法 | |
| JP3841454B2 (ja) | 半導体装置の製造方法 | |
| KR100324830B1 (ko) | 장치의 분리 구조 내에 채널 컷 확산 영역을 갖는 반도체 장치 및 그 제조방법 | |
| JPH0496270A (ja) | 半導体装置の製造方法 | |
| KR960006744B1 (ko) | 비트선과 스토리지노드를 중첩시킨 반도체 메모리 소자 및 그 제조방법 | |
| KR100360152B1 (ko) | 배선 형성 방법 | |
| KR100436063B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR0132431Y1 (ko) | 반도체소자 | |
| EP0925604A2 (en) | A method of manufacturing an electronic device whereby a conductive layer is provided on an electrically insulating substrate, from which layer a conductor pattern is formed | |
| KR910008975B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR970005703B1 (ko) | 트렌치형 소자분리 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPH0377376A (ja) | 半導体装置の製造方法 |