JPS6142156Y2

JPS6142156Y2 -

Info

Publication number: JPS6142156Y2
Application number: JP10538879U
Authority: JP
Priority date: 1979-07-31
Filing date: 1979-07-31
Publication date: 1986-11-29
Also published as: JPS5623493U

Description

【考案の詳細な説明】本考案は時計回路を備えた電子機器において、
予め設定した日時に所定のプログラム動作を開始
させるプログラムスタート回路に関する。

従来、例えば自動工作機械による作業、あるい
は給料日における金銭の収受処理等において、そ
の作業、処理等の曜日、日付等が定まつている場
合がある。このように作業、処理等を行う曜日、
日付等が定まつている場合でも、従来ではその都
度機械あるいは処理機器のある所まで行つてプロ
グラムをスタートさせなければならず、非常に面
倒であつた。

本考案は上記の点に鑑みてなされたもので、作
業、情報処理等を行う日時が定つている場合、そ
の日時に達した際に自動的にその処理プログラム
をスタートさせることができるプログラムスター
ト回路を提供することを目的とする。

以下図面を参照して本考案の一実施例を説明す
る。第１図において１はキー入力部で、テンキー
２、フアンクシヨンキー３と共に、例えば
「年」、「月」、「日」、「時」、「分」、「秒」プロ
グラ
ム指定用の「P₁」〜「P₄」、午前、午後を指定す
る「AM」、「PM」キー等各種設定キー４を備え
ている。このキー入力部１からのキー入力は、キ
ー判断回路５へ送られて操作キーに対する判断が
行われる。このキー判断回路５は、出力ライン５
ａ〜５ｃを備えており、出力ライン５ａにはプロ
グラムキー「P₁」〜「P₄」が単独操作された場合
に選択信号を出力し、出力ライン５ｂにはテンキ
ー２の操作による数値コードを出力し、出力ライ
ン５ｃにはプログラムキー「P₁」〜「P₄」と他の
キーとの組合わせ操作された場合にプログラムキ
ー「P₁」〜「P₄」に対する選択信号を出力する。
上記キー判断回路５の出力ライン５ａ，５ｃから
出力される選択信号は、セレクタ６，７へそれぞ
れ送られ、出力ライン５ｂから出力されるデータ
は、セレクタ７へ入力されると共に例えば演算回
路等の他の回路へ送られる。上記セレクタ６は後
述するプログラムカウンタPCからのデータをキ
ー判断回路５からの選択信号に従つて複数の出力
ライン例えば４本の出力ラインの何れかに出力す
るもので、その出力はスタートアドレスメモリ８
へ送られる。このスタートアドレスメモリ８に
は、RAM（ランダムアクセスメモリ）９に書込
まれている各プログラムP₁〜P₄のスタートアドレ
ス例えば「300」、「500」、「650」、「750」番地が書
込まれる。このスタートアドレスメモリ８の記憶
内容は、セレクタ１０によつて選択され、さら
に、セレクタ１１を介してプログラムカウンタ
PCへ送られる。このプログラムカウンタPCの出
力はRAM９へプログラム指定アドレスとして送
られると共にアンド回路１２を介してセイブレジ
スタ１３へ送られる。このセイブレジスタ１３に
保持されたプログラムスタートアドレスはセレク
タ１１を介してプログラムカウンタPCへ戻され
る。上記RAM９に対する書込みデータ及び読出
しデータは、制御部１４との間で授受が行われ
る。一方、上記セレクタ７はキー判断回路５の出
力ライン５ｂから送られてくるデータを出力ライ
ン５ｃからの選択信号に従つて例えば４本の出力
ラインの何れかに出力するもので、その出力は日
時メモリ１５へ送られる。この日時メモリ１５は
上記プログラムP₁〜P₄の処理開始日時を記憶する
ためのもので、スタートアドレスメモリ８と対応
する領域に日時データが書込まれる。また、この
日時メモリ１５の各領域には、データの有無を示
すフラグ桁Ｆが設けられる。この各フラグ桁Ｆ
は、例えば「年」、「月」、「日」、「曜」、「時」、
「分」、「秒」、「AM／PM」に対応させて８ビツト
構成となつており、セツトされたデータの種類に
対応するビツトに“１”が書込まれる。上記日時
メモリ１５の記憶内容は、セレクタ１６によつて
各領域毎に選択され、判断回路１７へ入力される
と共に、ゲート１８を介して比較回路１９へ送ら
れる。上記セレクタ１６は時計回路２０からシフ
トレジスタ２１を介して送られてくるデータに従
つて選択動作を行う。上記シフトレジスタ２１は
例えば４ビツト構成で、時計回路２０から入力さ
れる１秒信号を時計回路２０からのクロツクパル
スCPに従つてシフトし、各ビツト出力つまり４
ビツトのデータをセレクタ１６へ選択信号として
与えている。また、シフトレジスタ２１の出力
は、バツフア２２を介してセレクタ１０へ選択信
号として送られる。上記時計回路２０は、内部発
振回路から出力される基準信号をカウントして
秒、分、時、日、月、年、曜日のデータを作成し
ており、出力ライ量２０ａから日時データを出力
し、ゲート２３を介して比較回路１９へ送つてい
る。また、時計回路２０は出力ライン２０ｂから
タイミング信号を出力し、判断回路１７へ判断指
令として送つている。この判断回路１７は、時計
回路２０から判断指令が与えられた際に日時メモ
リ１５からのフラグ桁Ｆに“１”が立つているか
否かを判断し、“１”が立つている場合にゲート
１８，２３に開放指令を与える。さらに、時計回
路２０は出力ライン２０ｃから１秒信号を出力
し、シフトレジスタ２１へ入力すると共に比較回
路１９へ比較指令として与える。比較回路１９は
１秒信号が入力された際にゲート１８を介して送
られてくる日時メモリ１５からの日時データとゲ
ート２３を介して送られてくる計時回路２０から
の日時データとを比較し、一致した場合に一致信
号を制御部１４へ割込み信号として入力すると共
に、バツフア２２へ読込み信号として与える。制
御部１４は割込みを受付けると、出力ライン１４
ａから“１”信号を出力し、セレクタ１１、アン
ド回路１２及びバツフア２２へ入力する。このバ
ツフア２２は制御部１４からの信号によつて保持
内容が読出され、セレクタ１０へ選択信号として
送られる。上記制御部１４は、RAM９に対する
アクセスを終了した場合に出力ライン１４ｂから
終了信号を出力し、セレクタ１１に選択信号とし
て入力すると共にバツフア２２のリセツト端子Ｒ
へ入力する。さらに、制御部１４はプログラムス
タート制御以外の通常制御動作時には、出力ライ
ン１４ｃから“１”信号を出力し、セレクタ１１
へ選択信号として入力する。

次に上記のように構成された本考案の動作を説
明する。RAM９には指定日時に処理動作を開始
させたいプログラムP₁〜P₄が予め書込まれる。こ
のプログラムP₁〜P₄の書込みに際して、キー入力
部１におけるプログラム指定キー「P₁」〜「P₄」
を操作すると、その時のプログラムカウンタPC
の内容がスタートアドレスメモリ８に書込まれ
る。例えばプログラムP₁の書込みに際して、キー
入力部１のプログラム指定キー「P₁」を操作する
と、キー判断回路５の出力ライン５ａから「P₁」
キーに対応した選択信号が出力され、セレクタ６
へ送られる。セレクタ６はキー判断回路５からの
選択信号に従つて動作し、その時のプログラムカ
ウンタPCの内容、つまりプログラムP₁のスター
トアドレス「300」番地がセレクタ６を介してス
タートアドレスメモリ８のプログラムP₁に対応す
る領域に書込まれる。以下同様に他のプログラム
P₂〜P₄に対してもそのRAM９への書込みに際し
てプログラムキー「P₂」〜「P₄」を操作すること
により、プログラムP₂〜P₄に対するスタートアド
レス「500」、「650」、「750」番地がRAM８の各プ
ログラム対応領域に書込まれる。また、上記プロ
グラムP₁〜P₄を実行させたい日時をキー入力部１
より入力する。例えばプログラムP₁を1979年６月
１日午後12時に指定したい場合には、キー入力部
１より「1979年６月１日12時PMP₁」のキー操作
を行い、プログラムP₂を毎日午前７時30分に指定
したい場合には、「７時30分AMP₂」のキー操作
を行う。上記キー入力部１からのキー入力データ
は、キー判断回路５からセレクタ７を介して日時
メモリ１５へ送られ、プログラムP₁，P₂に対応す
る領域に書込まれる。また、この際、日時メモリ
１５のフラグ桁Ｆには、セツトデータの種類に対
応するビツトに“１”が書込まれ例えばプログラ
ムP₁の場合は第８，７，６，４，３，１ビツトに
‘１”が書込まれる。一方、時計回路２０は常時
計時動作を行つており、出力ライン２０ｃから１
秒信号を出力する。この１秒信号は比較回路１９
へ比較指令として送られると共に、シフトレジス
タ２１へ送られ、時計回路２０からのクロツクパ
ルスCPに同期してシフトレジスタ２１の第１ビ
ツトに書込まれる。そして、このシフトレジスタ
２１に書込まれた“１”信号は、上記クロツクパ
ルスCPに同期して順次シフトされる。このシフ
トレジスタ２１のデータシフトに従つてセレクタ
１６が動作し、日時メモリ１５の内容を領域別に
選択して読出し、判断回路１７及びゲート１８へ
入力する。判断回路１７はフラグ桁Ｆの内容を判
断し、フラグが立つているデータがセレクタ１６
から読出された際にゲート１８，２３を開け、セ
レクタ１６を介して読出される日時メモリ１５の
内容を比較回路１９へ入力すると共に、時計回路
２０からゲート２３を介して読出される現時刻に
対する日時データを比較回路１９へ入力する。比
較回路１９は日時メモリ１５から読出される日時
データと、時計回路２０から入力される日時デー
タとを比較し、一致した場合に一致信号を出力す
る。例えば日時メモリ１５のプログラムP₁に対す
る日時データと現在の日時データとの比較を行う
場合、日時メモリ１５からまず「年」に対する８
ビツトパラレルデータが読出され、比較回路１９
で現在の日時データと比較される。次に「月」の
データ、「日」のデータが順次比較される。この
場合曜日のデータはセツトされていないので、ゲ
ート１８及び２３が閉じ比較は行われない。この
ようにして日時メモリ１５にセツトされているプ
ログラムP₁に対する日時データと現在の日時デー
タとの比較が行われ、すべてのデータが一致する
と比較回路１９から一致信号が出力される。ま
た、日付メモリ１５に記憶されているプログラム
P₂に対する日時データは、時間データのみがセツ
トされているので、日付に関係なく「７時30分」
になれば比較回路１９から一致信号が出力され
る。しかして、比較回路１９から出力される一致
信号は、制御部１４へ割込み信号として入力され
ると共に、バツフア２２へ読込み信号として入力
される。この読込み信号によりシフトレジスタ２
１の内容がバツフア２２へ転送される。一方、制
御部１４は、演算中の命令が終わり、割込み受付
可能状態になると、比較回路１９からの割込みを
受付けて出力ライン１４ｂから“１”信号を出力
し、読出し指令としてバツフア２２へ入力する。
この読出し指令によりバツフア２２の内容がセレ
クタ１０へ読出され、この時セレクタ１６によつ
て選択されている日時メモリ１５の領域に対応す
るスタートアドレスメモリ８の内容、例えばプロ
グラムP₁のスタートアドレス「300」番地がセレ
クタ１０により選択され、セレクタ１１へ入力さ
れる。このセレクタ１１は、制御部１４ａの出力
ライン１４より“１”信号が与えられている場
合、セレクタ１０からのデータを選択し、プログ
ラムカウンタPCへロードする。このとき、プロ
グラムカウンタPCにあつたデータは、アンド回
路１２を介してセイブレジスタ１３へ退避する。
そして、上記プログラムカウンタPCにロードさ
れた「300」番地によつてRAM９におけるプログ
ラムP₁の先頭アドレスが指定され、プログラムP₁
に対する処理が実行される。しかして、上記プロ
グラムP₁に対する処理動作を終了すると、制御部
１４の出力ライン１４ｂから終了信号が出力さ
れ、バツフア２２がリセツトされると共にセレク
タ１１の動作が切換えられ、セイブレジスタ１３
に退避されていたデータがセレクタ１１を介して
プログラムカウンタPCへ戻される。以下同様に
して日時メモリ１５に記憶されている日時データ
と時計回路２０で計時されている現在の日時デー
タとが１秒毎に比較され、一致した場合にその日
時データに対応するプログラムのスタートアドレ
スがスタートアドレスメモリ８から読出され、
RAM９に記憶されているプログラムが読出され
てその処理が実行される。

以上述べたように本考案によれば、実行すべき
プログラムが記憶されているRAMのアドレス指
定カウンタからスタートアドレスが転送されて記
憶されるスタートアドレス記憶手段を設け、実行
すべき日時になつた際にスタートアドレス記憶手
段に記憶されているスタートアドレスをプログラ
ムのアドレス指定カウンタに送つてプログラムを
開始させるようにしたので、特定の曜日及び日付
で作業が定つている時に、その都度処理機器の所
まで行つてプログラムのスタート操作を行う必要
がなく、特定の曜日及び日付に達した際に自動的
に目的とするプログラムをスタートさせることが
できる。

【図面の簡単な説明】

図は本考案の一実施例を示す回路構成図であ
る。１……キー入力部、８……スタートアドレスメ
モリ、９……RAM、１３……セイブレジスタ、
１５……日時メモリ、２１……シフトレジスタ、
２２……バツフア、PC……プログラムカウン
タ。

Claims

【実用新案登録請求の範囲】

夫々のアドレス領域に実行すべきプログラムが
書き込み設定されたRAMと、このRAMの前記ア
ドレス領域を指定するアドレス指定カウンタと、
このアドレス指定カウンタの内容が転送され前記
実行すべきプログラムのスタートアドレスを記憶
するスタートアドレス記憶手段と、前記プログラ
ムを実行すべき時刻に致つたことを検出する検出
手段と、この検出手段による検出によつて動作し
前記スタートアドレス記憶手段に記憶されている
スタートアドレスを前記アドレス指定カウンタに
転送すると共に、この転送されたスタートアドレ
スから前記RAMのプログラムを順次読み出して
実行させる制御手段とからなるプログラムスター
ト回路。