JPS603660B2 - 表示方式 - Google Patents

Description

【発明の詳細な説明】

本発明は小型電子計算機における表示方式に関する。 小型電子計算機例えば電子式卓上計算機において、複数
個のメモリ機能を備えたもの、あるいは複数の各種演算
プログラムをキー操作により設定し、それを選択的に読
み出しプログラム演算を実行できるようにしたもの等が
考えられている。 一方、キー操作によって複数個の内部メモ川こデータを
記憶させる場合、あるいは複数種の演算プログラムを設
定或いは選択指定する場合、どうしても、その前にその
内部メモリの番地指定、或いは演算プログラムの設定指
示或いは演算プログラムの議出し選択指定をするキー操
作が必要となる。その為従来の電子式卓上計算機では準
備キー例えば 厘耳（プログラム設定用準備キー）、図
（メモリ選択用準備キー）、国（定数メモリ選択用準備
キー）等を設け、恒由 田、園ｍ国ｍ或いは 匡五町
医童（プログラム設定開始指示キー）の如くのキー操作
により該当する内部メモリ指定、或いは演算プログラム
の設定或いは演算プログラムの議出し選択指定を行なう
と共に上記ｍキー操作或いは医百 キー操作が行なわれ
た時点即ち内部メモリ番地の指定や演算プログラムの設
定或いは選択の実行指示キーが操作された時点で数値を
表示する表示器とは異るランプ或いは記号表示管にその
旨の表示を行なっていた。しかしながら、このような従
釆の表示手段では準備キー（正巳 、回国）が操作され
た時点では何等表示装置での表示状態に変化が生ぜず、
その準備キーのキー入力が受入れられたか杏かの確認が
できずオペレ−外こキー操作上の不安感を与えると共に
数値を表示する表示器以外の表示器を別個に設けなけれ
ばならず、計算機の小型軽量化、コストの低廉化を計る
上で大きな障害となっていた。 本発明は上記の点に鑑みてなされたもので、内部メモリ
に対する記憶データあるいはプログラム設定データ等を
入力する場合、或いは設定されたプログラムデータを選
択謙出す場合、準備キーを操作した際に積極的にそのキ
ー操作がなされた旨の表示をランプ或いは記号表示管等
の表示器を使用せずに行わせ得る表示方式を提供するこ
とを目的とする。 以下図面を参照して本発明の一実施例を説明する。 まず、第１図により全体の概略構成を説明すると、１は
キー入力部で、テンキー２、ファンクションキー３、匡
耳 、国等の準備キー４を備えている。上記 屋五 キ
ーは演算プログラムを設定する際に使用され、図キーは
内部メモリを指定する際に使用されるキーである。上記
キー入力部１により入力されたデータは、入力制御部５
バッファ回路６を介して詳細を後述する贋数回路７へ送
られる。また、上記キー入力部１の出力は、キー操作記
憶回路８へ送られ、この記憶回路８から操作キーの判別
信号つまり、テンキー２、ファンクションキー３、準備
キー４の何れが操作されたかを示す信号が信号線９を介
して、また、キー操作が行われたことを示すキー操作信
号が信号線１０を介して制御回路１１へ送られる。この
制御回路１１からは、制御信号がタイミング制御回路１
２へ送られると共に、テンキー２が操作された場合にそ
の道教入力を後述する層数レジスタに入力する為の制御
信号であるエントリー信号が、そしてファンクションキ
ー３が操作された場合は後述する第１層数を判別する為
のフリツプフロツプをリセットするりセット信号がそれ
ぞれ層数回路７へ送られる。尚準備キー４が操作された
場合は上記エントリー信号並びにリセット信号の両者が
暦数回路７へ送られる。そして、この暦数回路７に暦数
されたデータは表示部１３へ送られて表示される。また
、この表示部１３及び上記タイミング制御部１２には、
タイミング発生回路１４からタイミング信号が与えられ
る。第２図は上記制御回路１０内の一部の構成を示すも
ので、入力信号線９ａ，９ｂ，９ｃには上記したように
キー操作記憶回路８からの判別信号が与えられる。すな
わち、入力線９ａにはファンクションキー信号、入力線
９ｂには準備キー信号、入力線ｇｃにはテンキ−信号が
与えられるもので、各入力線９ａ〜９ｃに与えられる信
号は、アンド回路２１ａ〜２１ｃの一方の入力端に加え
られる。上記アンド回路２１ａ〜２１ｃの他方の入力端
には、キー操作記憶回路８から信号線１０を介してキー
操作信号が与えられる。そして、アンド回路２１ａ，２
１ｂの出力は、オア回路２２を介してリセット信号とし
て層数回路７へ送られる。また、アンド回路２１ｂ，２
１ｃの出力はオア回路２３を介してエントリー信号とし
て暦数回路７へ送られる。さらに、アンド回路２１ｂの
出力は、フリップフロップ２４のセット端子Ｓに加えら
れ、このフリップフロップ２４のリセット端子Ｒには暦
数演算以外の演算終了時にリセット信号が与えられる。
そして、このフリツプフロツプ２４の出力は制御回路１
１内の他の回路に準備キー操作に伴い、他の回路（図示
せず）でおこなうべき種々の制御をする為の制御信号と
して送られる。第３図は第１図における層数回路７の主
要部の詳細を示すもので、制御回路１１からのエントリ
ー信号がそれぞれ１ワード分の遅延時間則ち、暦数回路
７にて１ステップの命令動作が実行されるに充分な時間
を有する遅延回路３１，３２及びアンド回路３０を介し
て第１暦数フリップフロップ３３のセット端子Ｓに加え
られる。 また、上記アンド回路３０の入力端にはキー操作が〔０
〕でない時の信号０が与えられる。上記フリップフロッ
プ３３のリセット端子Ｒには、制御回路１１からのりセ
ット信号が与えられる。そして、このフリップフロップ
３３のＱ側出力は、上記エントリー信号と共にアンド回
路３４に加えられる。また、上記フリップフロップ３３
のＱ側出力は遅延回路３１の出力と共にアンド回路３５
に加えられ、このアンド回路３５の出力はアンド回路３
６に加えられる。また、上記遅延回路３２の出力はアン
ド回路３７に加えられると共にインバータ３８を介して
アンド回路３６，３９に加えられる。上記アンド回路３
７には第１図のバッファ回路６からのデータ及び第１桁
を指定するタイミング信号Ｔ，が与えられる。そして、
このアンド回路３７及びアンド回路３４の出力はオア回
路４０を介して表示レジスタを兼ねる暦数レジスタ４１
に加えられる。この暦数レジスタ４１の出力は、桁上げ
用の４ビットつまり１桁の遅延回路４２を介してアンド
回路３４に加えられると共にリサキュレート回路を構成
するアンド回路３９に加えられる。このアンド回路３９
には上記エントリー信号がィンバータ４３を介して与え
られており、その出力はオア回路４４，４０を介して暦
数レジスタ４１に加えられる。また、前記アンド回路３
６は層数レジスタ４１のクリア回路を構成するもので、
０サプレスコードが与えられ、その出力はオア回路４４
，４０を介して暦数レジスタ４１に送られる。この暦数
レジスタ４１の記憶データはバッファ回路４５に謙出さ
れ、デコーダ４６を介して表示部１３に送られて表示さ
れる。次に上記のように構成された本発明の動作を第４
図に示す状態図を参照して説明する。キー入力部１にお
いてテンキー２の動作を行うと、このキー入力データは
入力制御部６及びバッファ回路６を介して暦数回路７へ
送られる。また、キー入力部１から出力されるデータは
、キー操作記憶回路８に送られる。この結果キー操作記
憶回路８からは第２図における信号線９ｃにテンキー判
別信号が出力されると共に信号線１川こキー操作信号が
出力される。この結果アンド回路２１ｃから“１”信号
が出力され、オア回路２３よりエントリー信号として暦
数回路７へ送られる。すなわち、第３図に遅延回路３１
にエントリー信号が入力される。この時フリツプフロツ
プ３３がリセットされてＱ出力が“１”となっているの
で、上記エントリー信号が遅延回路３１を介して出力さ
れた際にアンド回路３５から“１”信号が出力され、ア
ンド回路３６に加えられる。この時点は未だ遅延回路３
２の出力は“０”であり、インバータ３８の出力が“１
”となってアンド回路３６のゲートが開き、０サプレス
コードがアンド回路３６、オア回路４４，４０を介して
暦数レジスタ４１に送られて書込まれる。そして１ワー
ドタイム後に遅延回路３２から“１”信号が出力され、
ィンバ−夕３８の出力が“０”となってアンド回路３６
のゲートを閉じる。また、遅延回路３２の出力が“１”
となると、アンド回路３７のゲートが開き、バッファ回
路６からの入力データがＴ，のタイミングでアンド回路
３７及びオア回路４０を介して暦数レジスタ４１に送ら
れ、この最下位桁に入力データが書込まれる。この入力
データが暦数レジスタ４１に書込まれた後は遅延回路３
２の出力が“０’１、インバータ３８の出力が‘‘１”
となるためアンド回路３９のゲートが開かれ、暦数レジ
スタ４１に入力されたデータは、アンド回路３９、オア
回路４４，４０のリサキュレート回路により循環保持さ
れ表示部１３において表示される。なお、上記遅延回路
３２から‘‘１”信号が出力された際、第１暦数が〔０
〕でなければアンド回路３０のゲートが開かれてフリッ
プフロップ３３がセットされる。続いてテンキー２によ
り第２道教操作を行うと上記したようにエントリー信号
がオア回路２３から出力される。この第２贋数の場合は
フリツプフロツプ３３がセットされているのでエントリ
ー信号が出力された際にアンド回路３９のゲートが閉じ
ると共にアンド回路３４のゲートが開き、層数レジスタ
４１の出力は遅延回路４２、ゲート回路３４、オア回路
４０を介して自己の入力側戻され１桁の桁上げが行われ
る。その後所定時間経過すると遅延回路３２から“１”
信号が出力され、アンド回路３７のゲートが開かれて、
Ｔ，のタイミングで入力データが暦数レジスタ４１に入
力され、最下位桁に暦数される。このようにしてテンキ
ー２による入力データが暦数レジスタ４１に層数され、
バッファ回路４５及びデコーダ４６を介して表示部１３
に送られて表示される。例えば、チンキ一２を■図図と
操作した場合は第４図ａに示すように表示部１３に〔１
２３〕と表示され、第１暦数フリップフロップ３３がセ
ットされた状態となる。この状態で次にファンクション
キー３の図を操作したとすると、バッファ回路６を介し
て演算制御部（図示せず）へ送られると共にキー操作記
憶回路８へ送られる。 ファンクションキー３が操作された場合、キー操作記憶
回路８からは第２図の信号線９ａに“１”信号が出力さ
れると共に信号線１０１こキー操作信号が出力される。
この結果アンド回路２１ａから“１”信号が出力され、
リセット信号として第３図の第１置数フリツプフロツプ
３３に加わり、第４図ａに示すようにフリッブフロツプ
３３をリセツトする。また、テンキー２の操作を行った
後、第４図ｂに示すように準備キー４であるプログラム
キーＰｒ を操作したとすると、操作記憶回路８からは
、第２図における信号線ｇｂに“１”信号が出力される
と共に信号線１０ｂにキー操作信号が出力される。 この結果アンド回路２１ｂから“１”信号が出力され、
フリツプフロツプ２４をセットする。このフリツプフロ
ツプ２４のセット出力により制御回路１１は次に入力さ
れるプログラムデータに対する準備を行う。また、上言
己ァンド回路２１ｂの出力はオア回路２２を介してリセ
ット信号として出力されると共にオア回路２３を介して
エントリー信号として出力される。しかして、上記オア
回路２２から出力されるリセット信号により第３図にお
けるフリップフロツプ３３がリセットされる。また、オ
ア回路２３から出力されるェントリ−信号は遅延回路３
１に加わり、１ワードタイム遅延した後、遅延回路３１
から出力される。この遅延回路３１の出力はアンド回路
３５を介してアンド回路３６に加わり、そのゲートを開
くので、０サプレスコードがアンド回路３６より出力さ
れてオア回路４４，４０を介して層数レジスタ４１に送
られ、暦数レジスタ４１にそれまでの暦数データがクリ
アされて０サプレスコードが書込まれる。この０サプレ
スコードの書込みを終了した時点で遅延回路３２の出力
が‘１１”となり、フリツプフロツプ３３がセットされ
ると共にアンド回路３７のゲートが開く。この際ィンバ
ータ３８の出力が“０”となるためアンド回路３６のゲ
ートが閉じ、０サプレスコードの入力が禁止される。し
かして、上記アンド回路３７のゲートが開かれると、Ｔ
，のタイミングで準備キーに対するコード例えばＰコー
ドがアンド回路３７及びオア回路４０を介して暦数レジ
スタ４１に送られ、その第１桁にＰコードが書込まれ、
第４図ｂに示すように表示部１３の第１桁に〔Ｐ〕の表
示が行われる。また、この場合、プログラムの第１暦数
が行われたということで第１暦数フリップフロップ３３
がセットされる。この状態で以下キー操作によりプログ
ラムの設定が行われる。また、第４図ｃに示すようにオ
ールクリアキーが操作された場合は、前記函キーを操作
した場合と同様にオア回路２２かちりセット信号が出力
されてフリツプフロツプ３３がリセットされる。 そして、直数レジスタ４１の第１桁に

〔０〕が暦数され
て表示部１３に

〔０〕の表示が行われる。そして、この
状態でプログラムキー 屋９ を操作したとすると第４
図ｂの場合と同様に表示部１３の第１桁に〔Ｐ〕が表示
され、第１贋数フＩＪップフロツプ３３がセットされる
。また、プログラムキー Ｐｒ でなく、内部メモリを
指定するメモリキー圏を操作した場合も同様にして表示
部１３に〔Ｐ〕が表示されると共にフリツブフロツプ３
３がセットされる。このように準備キー４を操作した場
合には、表示部１３に準備完了の表示がなされるので、
それ以後キー操作により入力されるプログラム設定デー
タ、メモリ入力データ等は確実に計算機内に受入れられ
ることになる。 尚上記実施例では第１暦数であるか否かを判定するのに
フリップフロップを用いて設定したが、本発明はこれに
限られることなく第１回目の暦数キーが操作された場合
、その旨の第１暦数操作コードをレジスターの制御信号
を貯える部分に記憶しておき、そのコード信号が有るか
否かを判断部にて判断するようにしてもよいことはもち
ろんである。 以上述べたように本発明によれば、所定の内部メモリに
対して、記憶データあるいはプログラム設定データ等を
入力する場合或いは設定されたプログラムデータを選択
講出しする場合に、上記所定の内部メモリを指定するた
めの準備キーを操作した際に積極的にそのキー操作がな
された旨の表示を行わせ、データの入力を確実に確認し
得ると共に、キー操作性の向上を計り、以つて信頼性を
高め得る表示方式を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は同実
施例における制御回路の詳細を示す構成図、第３図は同
実施例における暦数回路の詳細を示す構成図、第４図は
同実施例におけるキー操作と表示内容との関係を示す図
である。 １・・・・・・キー入力部、５・・・・・・入力制御部
、７・・・・・・檀数回路、８…・・・キー操作記憶回
路、１１・・・・・・制御回路、１３・・・・・・表示
部、１４・・・・・・タイミング発生回路。 〆，ノ ■ ナそ図 〆Ｊ優 才４図

Claims (1)

【特許請求の範囲】
1. １ テンキー及びフアンクシヨンキーと共に準備キーを
   備えたキー入力手段と、このキー入力手段からのキー入
   力データを記憶するレジスタと、このレジスタ内のデー
   タを表示する表示手段と、上記レジスタに対して０サプ
   レス処理を行なうか否かの指示状態を記憶する状態記憶
   手段と、テンキー操作時に、上記状態記憶手段が０サプ
   レス指示状態にあれば上記レジスタに対する数値データ
   書込み処理に先だって上記０サプレス処理を行なう手段
   と、フアンクシヨンキー操作時に、上記状態記憶手段を
   ０サプレス指示状態に設定する手段と、準備キーの操作
   により以後に入力されるキーに対する準備制御を行なう
   準備制御手段と、上記準備キーが操作された際に、上記
   準備制御手段に準備制御を行なわせしめると共に、上記
   レジスタに対して０サプレス処理を行なった後上記準備
   キーが操作されたことを示す表示データを上記レジスタ
   に書込み、かつ上記状態記憶手段を０サプレスの非指示
   状態に設定する手段とを有し、上記準備キーの操作によ
   り、それ以後に入力されるキーの準備制御を行なうと共
   に、以後に入力されるキーが上記準備キー操作後のキー
   であることを明示するための準備キー操作表示を、上記
   表示手段にて行なわせしめるようにしたことを特徴とす
   る表示方式。