JPS614226A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS614226A JPS614226A JP59125772A JP12577284A JPS614226A JP S614226 A JPS614226 A JP S614226A JP 59125772 A JP59125772 A JP 59125772A JP 12577284 A JP12577284 A JP 12577284A JP S614226 A JPS614226 A JP S614226A
- Authority
- JP
- Japan
- Prior art keywords
- type
- group
- group element
- layer
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/263—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using melted materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
Landscapes
- Semiconductor Lasers (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特に従来より遥に低温
度の液相エピタキンヤル成長方法によって、ｍ−ｖ族化
合物半導体のｎ型及びｐ型の伝導層を形成する製造方法
に関する。
度の液相エピタキンヤル成長方法によって、ｍ−ｖ族化
合物半導体のｎ型及びｐ型の伝導層を形成する製造方法
に関する。
■−ｖ族化合物半導体が光半導体装置及び電子回路装置
に広く用いられており、これらの半導体装置に必要な、
化合物の組成、導電型或いは不純物濃度等が選択された
半導体層の組合わせ構造が液相エピタキシャル成長方法
（以下ＬＰＥ法と略称する）によってしばしば形成され
ている。
に広く用いられており、これらの半導体装置に必要な、
化合物の組成、導電型或いは不純物濃度等が選択された
半導体層の組合わせ構造が液相エピタキシャル成長方法
（以下ＬＰＥ法と略称する）によってしばしば形成され
ている。
しかしながらＬＰＥ法は高温プロセスであって、結晶を
成長させる半導体基体の劣化を招き易く、種々の対策が
既に提供されているが、プロセス温度の低下が最も望ま
しい。
成長させる半導体基体の劣化を招き易く、種々の対策が
既に提供されているが、プロセス温度の低下が最も望ま
しい。
■−ｖ族化合物半導体、例えばガリウム砒素／ガリウム
アルミニウム砒素（ＧａＡｓ／ＧａＡＡ’Ａｓ ）やイ
ンジウム燐／インジウムガリウム砒素燐（ＩｎＰ／Ｉ
ｎＧａＡｓＰ ）などを用いた半導体レーザ等において
は、ＬＰＥ法が多く適用されているがその従来例を第２
図に示す工程順断面図を参照して説明する。
アルミニウム砒素（ＧａＡｓ／ＧａＡＡ’Ａｓ ）やイ
ンジウム燐／インジウムガリウム砒素燐（ＩｎＰ／Ｉ
ｎＧａＡｓＰ ）などを用いた半導体レーザ等において
は、ＬＰＥ法が多く適用されているがその従来例を第２
図に示す工程順断面図を参照して説明する。
第２図（ａ）参照
ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰ閉じ込め層２゜ｐ型
ＩｎＧａＡｓＰ活性層３＋ ＰｍＩｎＰ閉じ込め層４
及びｐ ｍ ＩｎＧａＡｓＰ コｙタクト層５をＬＰＥ
法によって順次連続して成長する。
ＩｎＧａＡｓＰ活性層３＋ ＰｍＩｎＰ閉じ込め層４
及びｐ ｍ ＩｎＧａＡｓＰ コｙタクト層５をＬＰＥ
法によって順次連続して成長する。
ただし成長溶液の溶媒はイ／ジクム（Ｉｎ）であって、
成長開始温度は６００℃程度である。
成長開始温度は６００℃程度である。
第２図（ｂ）参照
ｐ型ＩｎＧａＡｓＰコンタクト層５上に二酸化シリｒｙ
（ＳｉＣｈ）等によってストライブ状のマスク６を形成
する。
（ＳｉＣｈ）等によってストライブ状のマスク６を形成
する。
このマスク６によって、図に示す如き逆メサストライプ
を形成するエツチングを行なう。
を形成するエツチングを行なう。
第２図（ｃ）参照
第２回目のＬＰＥ成長を行なって、ｐ型ＩｎＰＨ７及び
ｎ型ＩｎＰ層８を形成する。この第２回目のＬＰＥ成長
も第１回目のＬＰＥ成長と同様に、Ｉｎを溶媒とし成長
開始温度は６００℃程度であるＯ これらのＩｎＰ層７及び８はレーザの横モードを制御す
る屈折率ガイディングと、ｎｐ逆接合によって電流を阻
止する電流狭窄とを目的として設けられてお蜘、本例の
構造は埋め込みストライプ構造と呼ばれている。
ｎ型ＩｎＰ層８を形成する。この第２回目のＬＰＥ成長
も第１回目のＬＰＥ成長と同様に、Ｉｎを溶媒とし成長
開始温度は６００℃程度であるＯ これらのＩｎＰ層７及び８はレーザの横モードを制御す
る屈折率ガイディングと、ｎｐ逆接合によって電流を阻
止する電流狭窄とを目的として設けられてお蜘、本例の
構造は埋め込みストライプ構造と呼ばれている。
−この構造を実現するために上述の如く通常２回のＬＰ
Ｅ成長が行なわれており、これらの２回のＬＰＥ成長は
従来、いずれもＩｎを溶媒として成長開始温度６００℃
程度としている。
Ｅ成長が行なわれており、これらの２回のＬＰＥ成長は
従来、いずれもＩｎを溶媒として成長開始温度６００℃
程度としている。
ＬＰＥ法では所定量の溶質を溶媒に溶解し、かつ熱的平
衡状態を形成するために、基体及び溶液を成長開始温度
以上の温度に２０〜４０分程度保程度ることが必要であ
る。
衡状態を形成するために、基体及び溶液を成長開始温度
以上の温度に２０〜４０分程度保程度ることが必要であ
る。
前記の逆メサエツチング後のＭ２回目のＬＰＥ成長の際
のこの高温保持によって、半導体基体の表出面の近傍に
熱損傷を生じ、埋め込み構造の内部に第２図（ｃ）にＸ
印で示す如く多くの結晶欠陥を導入することになる。
のこの高温保持によって、半導体基体の表出面の近傍に
熱損傷を生じ、埋め込み構造の内部に第２図（ｃ）にＸ
印で示す如く多くの結晶欠陥を導入することになる。
と力らの結晶欠陥は、とのレーザの動作中の洩れ電流を
大幅に増加させ、またいわゆるダークリージョン（発光
暗部）が成長する劣化の原因の一つとなって、その特性
を著しく悪くしている。
大幅に増加させ、またいわゆるダークリージョン（発光
暗部）が成長する劣化の原因の一つとなって、その特性
を著しく悪くしている。
この状況を改善するために従来、例えば燐（Ｐ）の分離
を抑制するために基体表出面にＰ圧を加えるなどの処置
が試みられているが、所要の効果を得るに至らない。
を抑制するために基体表出面にＰ圧を加えるなどの処置
が試みられているが、所要の効果を得るに至らない。
前記の熱損傷を抑制するためＫは、ＬＰＥ成長温度を出
来るだけ下けることが望ましい。しかしながらＩｎ、或
いはＧａ等の■族金属を溶媒とする従来のＬＰＥ成長法
では、その溶解度の点から低温化には限界があり、Ｇａ
Ａｓ系では７００℃以上、ＩｎＰ系では５５０℃以上が
成長可能温度と考えられている。
来るだけ下けることが望ましい。しかしながらＩｎ、或
いはＧａ等の■族金属を溶媒とする従来のＬＰＥ成長法
では、その溶解度の点から低温化には限界があり、Ｇａ
Ａｓ系では７００℃以上、ＩｎＰ系では５５０℃以上が
成長可能温度と考えられている。
これより成長温度を低下することができるＬＰＥ法とし
ては、錫（Ｓｎ）を溶媒とする方法が既に知られている
。しかし乃、がらＩＩＩ−Ｖ族化合物牛導体について５
ｎｉｄ通常ドナー不純物として作用し、Ｓｎ溶媒からエ
ピタキシャル成長した■−■族半導体は通常ｎ型となり
、ｐ型半導体結晶を成長することは不可能である。
ては、錫（Ｓｎ）を溶媒とする方法が既に知られている
。しかし乃、がらＩＩＩ−Ｖ族化合物牛導体について５
ｎｉｄ通常ドナー不純物として作用し、Ｓｎ溶媒からエ
ピタキシャル成長した■−■族半導体は通常ｎ型となり
、ｐ型半導体結晶を成長することは不可能である。
〔発明が解決しようとする問題点３
以上説明した如く、■−Ｖ族化合物半導体基体上へのｐ
型伝導層のＬＰＥ成長を、該基体に＃損′傷を与えるこ
となく行なうことは不可能な状況にあり、前記埋め込み
ストライプ構造静置ついてこの問題点の解決が強く要望
されている。
型伝導層のＬＰＥ成長を、該基体に＃損′傷を与えるこ
となく行なうことは不可能な状況にあり、前記埋め込み
ストライプ構造静置ついてこの問題点の解決が強く要望
されている。
前記問題点は、ｎ型■−■族化合物半導体結晶を、錫を
溶媒とし、該化合物を構成する元素とＨ族元素とを溶質
とする液相エピタキシャル成長方法によって成長し、該
半導体結晶に隣接する半導体結晶内に該Ｈ族元素を拡散
してｐ型頭域を形成する工程を含む本発明による半導体
装置の製造方法によ抄解決される。
溶媒とし、該化合物を構成する元素とＨ族元素とを溶質
とする液相エピタキシャル成長方法によって成長し、該
半導体結晶に隣接する半導体結晶内に該Ｈ族元素を拡散
してｐ型頭域を形成する工程を含む本発明による半導体
装置の製造方法によ抄解決される。
本発明においては、化合物半導体結晶を構成するｍ族及
びＶ族元素に対して大きい溶解度が低温で得られる錫を
溶媒とし、かつ■−Ｖ族化合物半導体結晶に対してアク
セプタ不純物として機能するＨ族元素、例えば亜鉛、カ
ドミウム又はマグネンウムを溶質として相当量添加する
。
びＶ族元素に対して大きい溶解度が低温で得られる錫を
溶媒とし、かつ■−Ｖ族化合物半導体結晶に対してアク
セプタ不純物として機能するＨ族元素、例えば亜鉛、カ
ドミウム又はマグネンウムを溶質として相当量添加する
。
この溶液を用いることによって、半ふ体基体上の自然酸
化層の除去効果を考慮しても、成長温度を４００℃程度
１で低下することができる。
化層の除去効果を考慮しても、成長温度を４００℃程度
１で低下することができる。
このＬＰＥ成長層の導電型は多量の錫が不純物として含
まれるためにｎ型であるが、前述のＨ族元素もＬＰＥ成
長層に含まれてこれを隣接する半導体基体等に熱拡散さ
せることによって、ｎ型成長層に接してｐ型伝導層を形
成することができる。
まれるためにｎ型であるが、前述のＨ族元素もＬＰＥ成
長層に含まれてこれを隣接する半導体基体等に熱拡散さ
せることによって、ｎ型成長層に接してｐ型伝導層を形
成することができる。
前記熱拡散には例えば６００℃程度の、従来の■族元素
を溶媒とするＬＰＥ成長温度とほぼ′等しい温度が必要
であるが、半導体装置の特性及び信頼性上重要な領域が
表出しないために、熱損傷による特性及び信頼性の劣化
が防止される。
を溶媒とするＬＰＥ成長温度とほぼ′等しい温度が必要
であるが、半導体装置の特性及び信頼性上重要な領域が
表出しないために、熱損傷による特性及び信頼性の劣化
が防止される。
以下本発明を第１図に工程順断面図を示す実施例により
具体的に説明する。
具体的に説明する。
第１図（ａ）参照
前記従来例と同様に、ｎ型ＩｎＰ基板１上に次の各半導
体Ｊ＠２〜５をＬＰＥ法によって順次連続して成長する
。なお成長溶液の溶媒はＩｎで、成長開始温度６００℃
としている。
体Ｊ＠２〜５をＬＰＥ法によって順次連続して成長する
。なお成長溶液の溶媒はＩｎで、成長開始温度６００℃
としている。
２は錫（Ｓ ｎ）をｉ ｘ ｔ Ｏ”ｃｒＩＬ−’程度
にドープし厚さ約１μｍのｎ型ＩｎＰ閉じ込め層、３は
亜鉛（Ｚｎ）をｌＸ１０１７儂−３程度にドープし、厚
さ約０．１μｍ媛 °”””°゛°０°°°°
°”°°°゛０．３５ｆｇ性層、４はＺｎを５Ｘ１０′
７σ−３程度にドープし、厚さ約１．５μｍのｐ型Ｉｎ
Ｐ閉じ込め層、５はＺｎをＩ Ｘ １０ ”ｃｍ−’程
度にドープし、厚さ約０．５μｍのｐ型Ｉｎ Ｏ，７０
Ｇａ Ｏ，３０４ａ Ｏ，６５Ｐｏ、３．５ ：ｙンタ
クトーである。
にドープし厚さ約１μｍのｎ型ＩｎＰ閉じ込め層、３は
亜鉛（Ｚｎ）をｌＸ１０１７儂−３程度にドープし、厚
さ約０．１μｍ媛 °”””°゛°０°°°°
°”°°°゛０．３５ｆｇ性層、４はＺｎを５Ｘ１０′
７σ−３程度にドープし、厚さ約１．５μｍのｐ型Ｉｎ
Ｐ閉じ込め層、５はＺｎをＩ Ｘ １０ ”ｃｍ−’程
度にドープし、厚さ約０．５μｍのｐ型Ｉｎ Ｏ，７０
Ｇａ Ｏ，３０４ａ Ｏ，６５Ｐｏ、３．５ ：ｙンタ
クトーである。
第１図（ｂ）参照
ｐ型ＩｎＧａＡｓＰコンタクト層５上にＳｉｎ、等の皮
膜をスパッタ法などによって被着し、リングラフィ法に
よって例えば幅３５μｍ程度のストライプ状のマスク６
を形成する。
膜をスパッタ法などによって被着し、リングラフィ法に
よって例えば幅３５μｍ程度のストライプ状のマスク６
を形成する。
臭Ｘ（Ｂｒ）のメタノール溶液によるエツチングを行な
い、図に示す如き逆メサストライプを形成する。
い、図に示す如き逆メサストライプを形成する。
第１図（ｃ）参照
第２回目のＬＰＥ成長を行なって、ｎ型ＩｎＰ原子分率
とし、この溶液及び前記半導体基体を温度４６０℃に約
３０分間保持した後に温度４４０℃で成長を開始してい
る。
とし、この溶液及び前記半導体基体を温度４６０℃に約
３０分間保持した後に温度４４０℃で成長を開始してい
る。
このＬＰＥ成長によって得られたＩｎＰ層９は、キャリ
ア濃度が約８Ｘ１ｇ＋ａσ−３のｎ型である。
ア濃度が約８Ｘ１ｇ＋ａσ−３のｎ型である。
第１図（ｄ）参照
前記半導体基体に例えば温度６００℃２時間２０分間程
度の熱処理を行なって、ＩｎＰ埋め込み層９に含まれて
いるＺ、ｎを拡散させる。このＺｎ拡散によって１１型
ＩｎＰ層２内にｐ型領域１０が形成される。本実施例で
はｐ型領域１０の深さは約０５μｍ１閉じ込め層９側の
界面におけるキャリア濃度はｌＸｌ０”儒−３程度であ
る。
度の熱処理を行なって、ＩｎＰ埋め込み層９に含まれて
いるＺ、ｎを拡散させる。このＺｎ拡散によって１１型
ＩｎＰ層２内にｐ型領域１０が形成される。本実施例で
はｐ型領域１０の深さは約０５μｍ１閉じ込め層９側の
界面におけるキャリア濃度はｌＸｌ０”儒−３程度であ
る。
第１図（ｅ）参照
基板１裏面の研摩等によってその厚さを湖＜シた後にｎ
０Ｉｌｌ電極１１を例えば金・錫（Ａｕ−８矛）合金
によ絵、マたｐ９Ｉｌｌ電極１２を例えばチタン／白金
／金（Ｔ ｉ／ｐ ｔ／Ａ−ｕ ）によって形成し、襞
間等を行なって本実施例の製造を終る。
０Ｉｌｌ電極１１を例えば金・錫（Ａｕ−８矛）合金
によ絵、マたｐ９Ｉｌｌ電極１２を例えばチタン／白金
／金（Ｔ ｉ／ｐ ｔ／Ａ−ｕ ）によって形成し、襞
間等を行なって本実施例の製造を終る。
前記拡散処理によって半導体基体の表出面近傍では熱損
傷を受けるが、予め保護膜を設け、或いは損傷層を除去
することも容易に可能であって、素子特性には影響し々
い。
傷を受けるが、予め保護膜を設け、或いは損傷層を除去
することも容易に可能であって、素子特性には影響し々
い。
半導体基体内部の、従来問題であった埋め込みノーとの
界面は、埋め込み成長温度が４５０℃程度に低下するた
めに熱伊傷は無視できる程度に抑制されて、例えば本実
施例と相当する前記従来例とを比較して、閾値電流が約
４０ｍＡから約２５ｍＡに減少［２、発光効率が片面に
ついて約０２０から約０．４０に増大するなど、優れた
特性が得られる。
界面は、埋め込み成長温度が４５０℃程度に低下するた
めに熱伊傷は無視できる程度に抑制されて、例えば本実
施例と相当する前記従来例とを比較して、閾値電流が約
４０ｍＡから約２５ｍＡに減少［２、発光効率が片面に
ついて約０２０から約０．４０に増大するなど、優れた
特性が得られる。
以上の説明はＩｎＰ／ＩｎＧａＡ８Ｐ系レーザを対象と
しているが、半導体材料はこれに限られるものでけ々く
、■＝Ｖ族化合物半導体の何れにも本発明を適用す２）
ことができ、またレーザその他の光半導体装置のみなら
ず、電子回路装置にも適用することができる。
しているが、半導体材料はこれに限られるものでけ々く
、■＝Ｖ族化合物半導体の何れにも本発明を適用す２）
ことができ、またレーザその他の光半導体装置のみなら
ず、電子回路装置にも適用することができる。
また■族元素としては前記実施例のＺｎの他に例えばＣ
ｄ、Ｍ、４７等を用いることができる。
ｄ、Ｍ、４７等を用いることができる。
以上説明した如く本発明によれば、■−ｖ族化合物半導
体基体にす１どんど熱損傷を生ずることなく、ｎ型及び
ｐ型の伝導層を選択的に形成することが可能となって、
光半導体装置をけじめとして各種半導体装置の特性及び
信頼性の向上に大きい効果が得られる。
体基体にす１どんど熱損傷を生ずることなく、ｎ型及び
ｐ型の伝導層を選択的に形成することが可能となって、
光半導体装置をけじめとして各種半導体装置の特性及び
信頼性の向上に大きい効果が得られる。
第１図は本発明の実施例の工程順断面図、第２図は従来
例の工程順断面図である。 ３はｐ型ＩｎＧａＡｓＰ層、 ４はｐ型ＩｎＰ層、５は
ｐ型Ｉ ｎＧａＡＳＰ層、 ９はｎ型ＩｎＰ層、１０は
ｐ型頭域、 １１はｎ側電極、１２はｐｇｌｌ
ｌ電極を示す。 （、Ｃ，） 亮 １ 図 り一一一一一一一一」 第 ２ 図
例の工程順断面図である。 ３はｐ型ＩｎＧａＡｓＰ層、 ４はｐ型ＩｎＰ層、５は
ｐ型Ｉ ｎＧａＡＳＰ層、 ９はｎ型ＩｎＰ層、１０は
ｐ型頭域、 １１はｎ側電極、１２はｐｇｌｌ
ｌ電極を示す。 （、Ｃ，） 亮 １ 図 り一一一一一一一一」 第 ２ 図
Claims (1)
- ｎ型III−Ｖ族化合物半導体結晶を、錫を溶媒とし、該
化合物を構成する元素とII族元素とを溶質とする液相エ
ピタキシャル成長方法によって成長し、該半導体結晶に
隣接する半導体結晶内に該II族元素を拡散してｐ型領域
を形成する工程を含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125772A JPS614226A (ja) | 1984-06-19 | 1984-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125772A JPS614226A (ja) | 1984-06-19 | 1984-06-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS614226A true JPS614226A (ja) | 1986-01-10 |
Family
ID=14918448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59125772A Pending JPS614226A (ja) | 1984-06-19 | 1984-06-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS614226A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02136274A (ja) * | 1988-11-16 | 1990-05-24 | Ricoh Co Ltd | 画像形成システム |
| JPH0567200U (ja) * | 1992-01-31 | 1993-09-03 | 西芝電機株式会社 | ディジタル制御自動電圧調整器の端子電圧検出装置 |
| US6657303B1 (en) * | 2000-12-18 | 2003-12-02 | Advanced Micro Devices, Inc. | Integrated circuit with low solubility metal-conductor interconnect cap |
-
1984
- 1984-06-19 JP JP59125772A patent/JPS614226A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02136274A (ja) * | 1988-11-16 | 1990-05-24 | Ricoh Co Ltd | 画像形成システム |
| JPH0567200U (ja) * | 1992-01-31 | 1993-09-03 | 西芝電機株式会社 | ディジタル制御自動電圧調整器の端子電圧検出装置 |
| US6657303B1 (en) * | 2000-12-18 | 2003-12-02 | Advanced Micro Devices, Inc. | Integrated circuit with low solubility metal-conductor interconnect cap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4255755A (en) | Heterostructure semiconductor device having a top layer etched to form a groove to enable electrical contact with the lower layer | |
| US4372791A (en) | Method for fabricating DH lasers | |
| US4429397A (en) | Buried heterostructure laser diode | |
| US4287485A (en) | GaInAsP/InP Double-heterostructure lasers | |
| JPS614226A (ja) | 半導体装置の製造方法 | |
| US4728625A (en) | Method of fabricating buried crescent semiconductor laser device by removing a surface portion of substrate around a groove therein | |
| EP0124051B1 (en) | Semiconductor laser | |
| JPH05110135A (ja) | 多層エピタキシヤル結晶構造 | |
| JPH01304793A (ja) | 半導体レーザ装置の製造方法 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| JPH02202085A (ja) | 半導体レーザ装置の製造方法 | |
| JPH0712093B2 (ja) | 発光半導体素子基板及びその製造方法 | |
| JPS6072285A (ja) | 埋め込み型半導体レ−ザ装置 | |
| JPS62159486A (ja) | 半導体発光装置 | |
| JP2841849B2 (ja) | エピタキシャルウェハの製造方法 | |
| JPS60136286A (ja) | 半導体レ−ザ | |
| JPS6021587A (ja) | 半導体レ−ザ装置 | |
| JPS5932053B2 (ja) | ３↓−５化合物半導体への不純物拡散方法 | |
| JPH0537014A (ja) | 半導体発光素子 | |
| JPH02181491A (ja) | 半導体発光装置 | |
| JPS6156480A (ja) | 半導体発光装置の製造方法 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPH05206573A (ja) | 半導体レーザ装置の製造方法 | |
| JPH08139054A (ja) | 半導体装置 | |
| JPS62159488A (ja) | 半導体レ−ザの製造方法 |