JPS6142307B2 - - Google Patents
Info
- Publication number
- JPS6142307B2 JPS6142307B2 JP55152857A JP15285780A JPS6142307B2 JP S6142307 B2 JPS6142307 B2 JP S6142307B2 JP 55152857 A JP55152857 A JP 55152857A JP 15285780 A JP15285780 A JP 15285780A JP S6142307 B2 JPS6142307 B2 JP S6142307B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- key
- contents
- input
- line number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Description
本発明はプログラマブル電子計算機に関し、特
にプログラム可能な電卓、パーソナル・コンピユ
ータ、或いはこの種の計算機に関するものであ
る。 従来、一連の計算手順や、さらにマニユアル計
算では不可能に近い種々の判断をともなう複雑な
処理手順を記憶しておき、それらの手順にしたが
つて計算処理する場合、一連の処理手順を計算機
に記憶させることができるプログラマブル計算機
が提案されている。 一般にプログラム言語はBASIC（Beginers
All―purpose Simbolic Instrction Code）言語
であり、このプログラムはいくつかのラインで構
成され、一つのラインはいくつかのステートメン
ト（一つの意味をもつた処理式や命令など）で構
成されている。 一つのラインのプログラムを組むときは通常次
のように操作される。 ここで、
にプログラム可能な電卓、パーソナル・コンピユ
ータ、或いはこの種の計算機に関するものであ
る。 従来、一連の計算手順や、さらにマニユアル計
算では不可能に近い種々の判断をともなう複雑な
処理手順を記憶しておき、それらの手順にしたが
つて計算処理する場合、一連の処理手順を計算機
に記憶させることができるプログラマブル計算機
が提案されている。 一般にプログラム言語はBASIC（Beginers
All―purpose Simbolic Instrction Code）言語
であり、このプログラムはいくつかのラインで構
成され、一つのラインはいくつかのステートメン
ト（一つの意味をもつた処理式や命令など）で構
成されている。 一つのラインのプログラムを組むときは通常次
のように操作される。 ここで、
【式】はライン終了を意味し、
ラインの終わりに必要とされる。
また、一つのラインが２つ以上のステートメン
トで構成される場合はステートメントとステート
メントの間に：（コロン）を入れて操作される
（マルチステートメントと呼ばれる。） 通常、ライン内容を識別するために各ラインに
付されるインデツクスを表わすライン番号は１〜
99999までの整数がよく用いられる。 例えば、単価と数量を入力してその金額を求め
るプログラムにおいて、ライン番号及びライン内
容を構成するステートメント構成は次のようにな
される。 10 INPUT Ａ，SURYO 20 LET AMOUNT＝Ａ 〓SURYO：DISP AMOUNT 30 END 計算機は通常若いライン番号から自動的に実行
されるため、計算の順に若いライン番号がつけら
れる。（10，…20，…30） ΓINPUT：この命令は数値や文字の入力を意味
し、INPUTに続いて格納すべき変数を書
く。 ΓLET：代入文を意味し、LETの後に代入式を
書く。 ΓDISP：DISPの後に変数や数式を書いて、その
変数や数式の値を表示することを意味する。 上記のように従来のプログラマブル計算機は、
１又は２以上のステートメントから構成されるラ
イン内容を識別するために各ラインにライン番号
等のインデツクスを付した一連のプログラムの処
理手順を記憶させることができるものであるが、
次のような欠点を有していた。すなわち、プログ
ラムの或るライン内容を入力すれば、既にプログ
ラムされている同じライン番号のライン内容は新
たに入力したライン内容に置換えられ、しかも置
き換つたことをオペレータが分からず、このた
め、オペレータがライン番号のキー入力を誤つた
場合、気付かぬうちにプログラム内容が消失され
てしまうという欠点があつた。 例えば、オペレータによるライン番号等のイン
デツクスの勘違いや、キー入力ミス等で間違つた
キー入力を行つた場合、同じライン番号のライン
が既にプログラムされていれば、そのライン内容
が新たに後から入力した内容に置き換つてしま
い、しかもライン番号を間違つたこと自体をオペ
レータがその時点で気付かないことであつた。 本発明は上記従来のプログラマブル計算機の諸
欠点に鑑みてなされたものであり、ライン番号等
のインデツクスのキー入力に際し、当該インデツ
クスがすでにプログラムされているか否かを判断
し、プログラムされている時、入力せんとするラ
イン番号に対応するライン内容を表示させること
によつて、既にプログラムされているライン内容
を誤つて消失させてしまうことがない様にしたも
のである。 以下、本発明によるプログラマブル電子計算機
の一実施例を図面を参照して詳しく説明する。 第１図は、本実施例のシステム構成図を示す。
１はCPU（中央処理装置）、２はROM（読み出し
専用メモリ）、３はRAM（読み出し／書き込みメ
モリ）、４は入出力バツフア、５はキー、６は表
示メモリ及びバツフア、７は表示体である。１の
CPUはROMに予め書き込まれたインストラクシ
ヨンに従つて各種制御を行う。即ち、(1)キーの読
み込みを行いキーコードを入出力バツフアに書き
込む、(2)RAMの内容を入出力バツフアに書き込
む、(3)入出力バツフアの内容を表示させるため、
その内容に対応したデータを６に書き込む、(4)
RAMに書き込まれたプログラムを解釈して、演
算の実行、キーの読み込み、表示を行う、(5)また
入出力バツフア４に書き込まれた内容をRAMへ
転送する、等の制御を行う。ROMはキーの読み
込みや表示を行う手順やRAMに書き込まれたプ
ログラムに従つて動作する手順（所謂インタプリ
タ）が予め記憶されている。RAMはプログラム
やデータを記憶する他、演算のためや演算結果を
一時的に記憶するために使用される。入出力バツ
フアはキー入力した内容の一時記憶、表示すべき
内容の一時記憶に使用される。キーはCPUから
のストローブ信号Ｓとキー信号Ｋとのマトリツク
スになつており、英数字キーや記号キー、その他
のキーを有している。６は表示すべきデータを入
力し、デコードした後表示体７へ表示信号を出力
する。 本実施例における４は80キヤラクタ分のメモ
リ、６は24桁のキヤラクタ表示分のメモリ、７は
一行表示体でその桁数は24である。 第２図は第１図に示したCRUを更に詳しく表
したブロツク図である。 同図に於いて１０はデータバツフアでありデー
タの入出力時にその内容を一時的に記憶する。１
１はレジスタ及びフラグ、１２はアドレスバツフ
アであり、ROM，RAM、入出力バツフア、表示
メモリ及びバツフア６の指定すべきアドレス情報
を一時的に記憶する。１３はアキユムレータ、１
４はテンポラリレジスタ、１５はALU（演算回
路）、１６はキヤリーフラツグである。１７はＳ
バツフアであり、キーヘストローブ信号を出力す
るために使用され、１８はＫバツフアでありキー
よりキー信号を入力するために使用される。９は
命令レジスタであり、ROMより読み出した命令
コードを一時的に記憶する。８は命令デコーダで
あり９の内容を解読し命令信号を出力する。また
１９は内文データバスである。 第３図は本実施例の動作を説明するためのフロ
ーチヤートである。 まず、図中の符号並びにRAM３の内容（第１
図参照）について説明を加える。F1，F2は第２
図に示したCPU１内のレジスタ及びフラグ１１
内に設けられるフラグで、フラグF1はライン番
号をキー入力した後、数値キー以外のキーが押さ
れた事を記憶するフラグであり、F2はライン番
号（数値）をキー入力したことを記憶するフラグ
である。LBはライン番号及びステートメントか
ら構成されるライン内容を一時的に記憶するバツ
フアで、第１図に示した入出力バツフア４の所定
領域に設けられる。 例えば、キーより、或るプログラム内容を入力
すれば、次のようなライン番号及びライン内容が
バツフアLBにキヤラクタコード列として一時的
に記憶される。 （例） 10 INPUT Ａ，SURYO また、プログラムのライン終了を意味するため
にラインの終りに
トで構成される場合はステートメントとステート
メントの間に：（コロン）を入れて操作される
（マルチステートメントと呼ばれる。） 通常、ライン内容を識別するために各ラインに
付されるインデツクスを表わすライン番号は１〜
99999までの整数がよく用いられる。 例えば、単価と数量を入力してその金額を求め
るプログラムにおいて、ライン番号及びライン内
容を構成するステートメント構成は次のようにな
される。 10 INPUT Ａ，SURYO 20 LET AMOUNT＝Ａ 〓SURYO：DISP AMOUNT 30 END 計算機は通常若いライン番号から自動的に実行
されるため、計算の順に若いライン番号がつけら
れる。（10，…20，…30） ΓINPUT：この命令は数値や文字の入力を意味
し、INPUTに続いて格納すべき変数を書
く。 ΓLET：代入文を意味し、LETの後に代入式を
書く。 ΓDISP：DISPの後に変数や数式を書いて、その
変数や数式の値を表示することを意味する。 上記のように従来のプログラマブル計算機は、
１又は２以上のステートメントから構成されるラ
イン内容を識別するために各ラインにライン番号
等のインデツクスを付した一連のプログラムの処
理手順を記憶させることができるものであるが、
次のような欠点を有していた。すなわち、プログ
ラムの或るライン内容を入力すれば、既にプログ
ラムされている同じライン番号のライン内容は新
たに入力したライン内容に置換えられ、しかも置
き換つたことをオペレータが分からず、このた
め、オペレータがライン番号のキー入力を誤つた
場合、気付かぬうちにプログラム内容が消失され
てしまうという欠点があつた。 例えば、オペレータによるライン番号等のイン
デツクスの勘違いや、キー入力ミス等で間違つた
キー入力を行つた場合、同じライン番号のライン
が既にプログラムされていれば、そのライン内容
が新たに後から入力した内容に置き換つてしま
い、しかもライン番号を間違つたこと自体をオペ
レータがその時点で気付かないことであつた。 本発明は上記従来のプログラマブル計算機の諸
欠点に鑑みてなされたものであり、ライン番号等
のインデツクスのキー入力に際し、当該インデツ
クスがすでにプログラムされているか否かを判断
し、プログラムされている時、入力せんとするラ
イン番号に対応するライン内容を表示させること
によつて、既にプログラムされているライン内容
を誤つて消失させてしまうことがない様にしたも
のである。 以下、本発明によるプログラマブル電子計算機
の一実施例を図面を参照して詳しく説明する。 第１図は、本実施例のシステム構成図を示す。
１はCPU（中央処理装置）、２はROM（読み出し
専用メモリ）、３はRAM（読み出し／書き込みメ
モリ）、４は入出力バツフア、５はキー、６は表
示メモリ及びバツフア、７は表示体である。１の
CPUはROMに予め書き込まれたインストラクシ
ヨンに従つて各種制御を行う。即ち、(1)キーの読
み込みを行いキーコードを入出力バツフアに書き
込む、(2)RAMの内容を入出力バツフアに書き込
む、(3)入出力バツフアの内容を表示させるため、
その内容に対応したデータを６に書き込む、(4)
RAMに書き込まれたプログラムを解釈して、演
算の実行、キーの読み込み、表示を行う、(5)また
入出力バツフア４に書き込まれた内容をRAMへ
転送する、等の制御を行う。ROMはキーの読み
込みや表示を行う手順やRAMに書き込まれたプ
ログラムに従つて動作する手順（所謂インタプリ
タ）が予め記憶されている。RAMはプログラム
やデータを記憶する他、演算のためや演算結果を
一時的に記憶するために使用される。入出力バツ
フアはキー入力した内容の一時記憶、表示すべき
内容の一時記憶に使用される。キーはCPUから
のストローブ信号Ｓとキー信号Ｋとのマトリツク
スになつており、英数字キーや記号キー、その他
のキーを有している。６は表示すべきデータを入
力し、デコードした後表示体７へ表示信号を出力
する。 本実施例における４は80キヤラクタ分のメモ
リ、６は24桁のキヤラクタ表示分のメモリ、７は
一行表示体でその桁数は24である。 第２図は第１図に示したCRUを更に詳しく表
したブロツク図である。 同図に於いて１０はデータバツフアでありデー
タの入出力時にその内容を一時的に記憶する。１
１はレジスタ及びフラグ、１２はアドレスバツフ
アであり、ROM，RAM、入出力バツフア、表示
メモリ及びバツフア６の指定すべきアドレス情報
を一時的に記憶する。１３はアキユムレータ、１
４はテンポラリレジスタ、１５はALU（演算回
路）、１６はキヤリーフラツグである。１７はＳ
バツフアであり、キーヘストローブ信号を出力す
るために使用され、１８はＫバツフアでありキー
よりキー信号を入力するために使用される。９は
命令レジスタであり、ROMより読み出した命令
コードを一時的に記憶する。８は命令デコーダで
あり９の内容を解読し命令信号を出力する。また
１９は内文データバスである。 第３図は本実施例の動作を説明するためのフロ
ーチヤートである。 まず、図中の符号並びにRAM３の内容（第１
図参照）について説明を加える。F1，F2は第２
図に示したCPU１内のレジスタ及びフラグ１１
内に設けられるフラグで、フラグF1はライン番
号をキー入力した後、数値キー以外のキーが押さ
れた事を記憶するフラグであり、F2はライン番
号（数値）をキー入力したことを記憶するフラグ
である。LBはライン番号及びステートメントか
ら構成されるライン内容を一時的に記憶するバツ
フアで、第１図に示した入出力バツフア４の所定
領域に設けられる。 例えば、キーより、或るプログラム内容を入力
すれば、次のようなライン番号及びライン内容が
バツフアLBにキヤラクタコード列として一時的
に記憶される。 （例） 10 INPUT Ａ，SURYO また、プログラムのライン終了を意味するため
にラインの終りに
【式】キーが操作され
る。
【式】キーを押すと、上記バツフア
LBの内容、つまりキヤラクタコード列が第１図
に示したリード・オンリー・メモリーROM２に
予め固定的に記憶している変換プログラムによつ
て中間コードに変換され、RAMの所定領域に貯
えられる。 こゝで、中間コードとは、例えば「Ｉ
NPUT」という命令を或る２バイトのコードに変
換した後、プログラムとして第１図に示した
RAM３に２バイトのコードとして貯えるそのコ
ードを意味する。 第４図には上記RAM３（第１図のRAM３に対
応）にストアーされているプログラム領域が示さ
れる。図中、Ａはプログラムの末尾のアドレス情
報（２バイト）、Ｂはライン番号の中間コード
（２バイト）、Ｃはライン内容（ステートメント又
はステートメントの集合）の中間コード、Ｄはラ
インの終了（区切り）を表わすコード（２バイ
ト）を表わしている。各ラインはコードＤで区切
られ、各ラインは常にそのライン番号の大きさ順
に並べられる様にプログラム編集が行われる。 以下フローチヤートに沿つて動作を説明する。 (イ) ライン内容の入力（命令→バツフアLB） 先ず、初期状態に於て、フラグF1，F2はリ
セツト状態にあり、ステツプS1でキー入力を行
い、そのキーが数値キーでなく、かつ
に示したリード・オンリー・メモリーROM２に
予め固定的に記憶している変換プログラムによつ
て中間コードに変換され、RAMの所定領域に貯
えられる。 こゝで、中間コードとは、例えば「Ｉ
NPUT」という命令を或る２バイトのコードに変
換した後、プログラムとして第１図に示した
RAM３に２バイトのコードとして貯えるそのコ
ードを意味する。 第４図には上記RAM３（第１図のRAM３に対
応）にストアーされているプログラム領域が示さ
れる。図中、Ａはプログラムの末尾のアドレス情
報（２バイト）、Ｂはライン番号の中間コード
（２バイト）、Ｃはライン内容（ステートメント又
はステートメントの集合）の中間コード、Ｄはラ
インの終了（区切り）を表わすコード（２バイ
ト）を表わしている。各ラインはコードＤで区切
られ、各ラインは常にそのライン番号の大きさ順
に並べられる様にプログラム編集が行われる。 以下フローチヤートに沿つて動作を説明する。 (イ) ライン内容の入力（命令→バツフアLB） 先ず、初期状態に於て、フラグF1，F2はリ
セツト状態にあり、ステツプS1でキー入力を行
い、そのキーが数値キーでなく、かつ
【式】キー（ライン内容の終りを意味す
る。）でもなければ、入力された命令（コマン
ド）はコード変換されて上記のバツフアLBにス
トアされる（S1→S2→S3→S4→S5→S6）。 (ロ) 命令の処理実行 キーより命令（ライン内容）を入力した後、
ド）はコード変換されて上記のバツフアLBにス
トアされる（S1→S2→S3→S4→S5→S6）。 (ロ) 命令の処理実行 キーより命令（ライン内容）を入力した後、
【式】キーを押すと、命令処理の実行に
移る。
(ハ) 組まれたプログラムの修正及び変更など
すでに、組まれたプログラムの修正或いは新
たなプログラムの入力を行う場合、ライン内容
を指定するためにインデツクスとしてライン番
号をキー入力する。即ち、ライン番号に相当す
る数字キーが押されたことをステツプS3で判断
し、コード変換されたライン番号がバツフア
LBにストアされると共に（S9）、フラグF2をセ
ツトし（S10）、キー入力したライン番号を表示
する（S17）。 続いて、ライン内容を入力するために数字キ
ー以外のキーを押すと、S1→S2→S3→S4と進
み、フラグF2はステツプS10でセツトされてい
るため、ステツプS11へ進み、フラグF1をセツ
トし、ステツプS12へ進む。S12はライン番号の
サーチルーチンであり、このルーチンは前記し
たRAM３にストアーされたプログラム領域の
コードＤ、即ち各ライン内容の区切りコードを
検出して、その直後に続いているライン番号の
中間コードＢが目的の番号であるかどうかプロ
グラムの末尾まで判別することによつて行われ
る。 即ちステツプS12の処理は、先ずRAM内のプ
ログラム領域の先頭アドレス情報（これは固定
的に定められている。）が第２図のアドレスバ
ツフア１２に入力され、第４図に示したプログ
ラムの末尾のアドレス情報Ａ（RAM３内）の
内容が１バイトずつ、アキユムレータ１３を介
して第２図の所定のレジスタ１１に転送され
る。次に、更にアドレスバツフア１２の内容が
インクリメントされ、１バイトずつ２バイト分
をプログラム領域からアキユムレータ１３を介
して他のレジスタ１１に転送される。このレジ
スタ１１に転送されたコードがライン番号のコ
ードとなるまでアドレスがインクリメントされ
る。そしてその都度前述の第４図に示したアド
レス情報Ａの内容が転送されたレジスタ１１の
内容とアドレスバツフア１２の内容とを比較す
ることによつて、プログラム領域の末尾までサ
ーチしたのか否かをチエツクする。この様にし
て、RAM３のプログラム領域の内容からライ
ン番号のコードを検出して、その都度目的のラ
イン番号であるか一致判別する（S13）ことによ
つてライン番号のサーチが行われる。また、同
一ライン番号のものが既にプログラムされてい
なければ、そのキー入力に対応するキーコード
（ライン内容）をバツフアLBに入力する
（S14）。同一ライン番号のものがあればライン
内容を読み出し、バツフアLBに転送する。例
えば、ライン番号を1200として、或る内容を入
力しようとして誤つて１２０とキー入力した
後、数字キー以外のキー入力を行えば、ライン
番号１２０が既にプログラムされている場合、
ライン番号１２０に対応するライン内容が表示
されることになる。 (ニ) プログラムの編集 編集とはあるラインの削除、或いは新しくあ
るラインを追加したい場合などを意味してい
る。 この場合、ライン番号及びこれに対応するラ
イン内容を入力した後、或いはプログラムの内
容がバツフアLBに転送された後、
たなプログラムの入力を行う場合、ライン内容
を指定するためにインデツクスとしてライン番
号をキー入力する。即ち、ライン番号に相当す
る数字キーが押されたことをステツプS3で判断
し、コード変換されたライン番号がバツフア
LBにストアされると共に（S9）、フラグF2をセ
ツトし（S10）、キー入力したライン番号を表示
する（S17）。 続いて、ライン内容を入力するために数字キ
ー以外のキーを押すと、S1→S2→S3→S4と進
み、フラグF2はステツプS10でセツトされてい
るため、ステツプS11へ進み、フラグF1をセツ
トし、ステツプS12へ進む。S12はライン番号の
サーチルーチンであり、このルーチンは前記し
たRAM３にストアーされたプログラム領域の
コードＤ、即ち各ライン内容の区切りコードを
検出して、その直後に続いているライン番号の
中間コードＢが目的の番号であるかどうかプロ
グラムの末尾まで判別することによつて行われ
る。 即ちステツプS12の処理は、先ずRAM内のプ
ログラム領域の先頭アドレス情報（これは固定
的に定められている。）が第２図のアドレスバ
ツフア１２に入力され、第４図に示したプログ
ラムの末尾のアドレス情報Ａ（RAM３内）の
内容が１バイトずつ、アキユムレータ１３を介
して第２図の所定のレジスタ１１に転送され
る。次に、更にアドレスバツフア１２の内容が
インクリメントされ、１バイトずつ２バイト分
をプログラム領域からアキユムレータ１３を介
して他のレジスタ１１に転送される。このレジ
スタ１１に転送されたコードがライン番号のコ
ードとなるまでアドレスがインクリメントされ
る。そしてその都度前述の第４図に示したアド
レス情報Ａの内容が転送されたレジスタ１１の
内容とアドレスバツフア１２の内容とを比較す
ることによつて、プログラム領域の末尾までサ
ーチしたのか否かをチエツクする。この様にし
て、RAM３のプログラム領域の内容からライ
ン番号のコードを検出して、その都度目的のラ
イン番号であるか一致判別する（S13）ことによ
つてライン番号のサーチが行われる。また、同
一ライン番号のものが既にプログラムされてい
なければ、そのキー入力に対応するキーコード
（ライン内容）をバツフアLBに入力する
（S14）。同一ライン番号のものがあればライン
内容を読み出し、バツフアLBに転送する。例
えば、ライン番号を1200として、或る内容を入
力しようとして誤つて１２０とキー入力した
後、数字キー以外のキー入力を行えば、ライン
番号１２０が既にプログラムされている場合、
ライン番号１２０に対応するライン内容が表示
されることになる。 (ニ) プログラムの編集 編集とはあるラインの削除、或いは新しくあ
るラインを追加したい場合などを意味してい
る。 この場合、ライン番号及びこれに対応するラ
イン内容を入力した後、或いはプログラムの内
容がバツフアLBに転送された後、
【式】キーを押せば、ステツプS18にて
プログラム編集が行われ、既知の方法で実行でき
る。例えば、 (a) あるラインを全て削除したいとき。 （例） 10ラインを全て削除 10
る。例えば、 (a) あるラインを全て削除したいとき。 （例） 10ラインを全て削除 10
【式】と操作
(b) 新しくあるラインの追加
10 INPUT Ａ，SURYO
20END
ライン番号10と20の間に新しいラインを挿
入したいとき、このときは11〜19のライン番
号をつけて書く。例えば 15 LET AMOUNT ＝Ａ＊SURYO：DISP AMOUNT
入したいとき、このときは11〜19のライン番
号をつけて書く。例えば 15 LET AMOUNT ＝Ａ＊SURYO：DISP AMOUNT
【式】と操作。
このようにステツプS18でプログラム編集が行
われ、S19，S20にてフラグF1，F2を共にリセツト
し、１ラインに対する処理を終了する（S5→S7→
S18→S19→S20）。 上述の様に本計算機は実行され、例えばインデ
ツクスとしてライン番号の他、アルフアベツト文
字やその他の記号を簡略記憶記号として用いるこ
とができる。 以上説明した様に本発明のプログラマブル電子
計算機によれば、ライン番号等のインデツクスの
入力に際し、当該インデツクスに対応するライン
内容が既にプログラムされているか判断して、そ
のライン内容を表示させる様にしたから、誤つた
ライン番号等のインデツクスの指定に対してライ
ン内容を消失させることが全くなくなる。またラ
イン内容の修正、変更が極めて容易に行い得るな
どの利点がある。
われ、S19，S20にてフラグF1，F2を共にリセツト
し、１ラインに対する処理を終了する（S5→S7→
S18→S19→S20）。 上述の様に本計算機は実行され、例えばインデ
ツクスとしてライン番号の他、アルフアベツト文
字やその他の記号を簡略記憶記号として用いるこ
とができる。 以上説明した様に本発明のプログラマブル電子
計算機によれば、ライン番号等のインデツクスの
入力に際し、当該インデツクスに対応するライン
内容が既にプログラムされているか判断して、そ
のライン内容を表示させる様にしたから、誤つた
ライン番号等のインデツクスの指定に対してライ
ン内容を消失させることが全くなくなる。またラ
イン内容の修正、変更が極めて容易に行い得るな
どの利点がある。
第１図は本発明によるプログラマブル電子計算
機の一実施例のシステムブロツク図、第２図は第
１図に示したCPUの詳細ブロツク図、第３図は
同計算機の動作を説明するためのフローチヤー
ト、第４図は第１図に示したRAMのストアーさ
れるプログラム領域を説明するための図である。 図中、１：CPU、２：ROM、３：RAM、４：
入出力バツフア、５：キーユニツト、６：表示メ
モリ及びバツフア、７：表示体。
機の一実施例のシステムブロツク図、第２図は第
１図に示したCPUの詳細ブロツク図、第３図は
同計算機の動作を説明するためのフローチヤー
ト、第４図は第１図に示したRAMのストアーさ
れるプログラム領域を説明するための図である。 図中、１：CPU、２：ROM、３：RAM、４：
入出力バツフア、５：キーユニツト、６：表示メ
モリ及びバツフア、７：表示体。
Claims (1)
- 【特許請求の範囲】 １ ステートメントから構成されるライン内容を
識別するためにライン内容にインデツクスを付し
た一連のプログラムを処理手順に従つて記憶させ
るようになしたプログラマブル電子計算機に於
て、 上記インデツクス及びライン内容をキー入力す
る手段と、 上記インデツクスのキー入力に際し、当該イン
デツクスに対応するライン内容がすでにプログラ
ムされているか否かを判断する手段と、 プログラムされている時、上記判断手段に基づ
いてインデツクスに対応する上記ライン内容を表
示する手段とを備えたことを特徴とするプログラ
マブル電子計算機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55152857A JPS5775366A (en) | 1980-10-28 | 1980-10-28 | Programmable electronic computer |
| US06/315,885 US4509112A (en) | 1980-10-28 | 1981-10-28 | Small programmable computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55152857A JPS5775366A (en) | 1980-10-28 | 1980-10-28 | Programmable electronic computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5775366A JPS5775366A (en) | 1982-05-11 |
| JPS6142307B2 true JPS6142307B2 (ja) | 1986-09-20 |
Family
ID=15549634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55152857A Granted JPS5775366A (en) | 1980-10-28 | 1980-10-28 | Programmable electronic computer |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4509112A (ja) |
| JP (1) | JPS5775366A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4751636A (en) * | 1981-03-09 | 1988-06-14 | General Signal Corp. | Memory management method and apparatus for initializing and/or clearing R/W storage areas |
| JP4984453B2 (ja) | 2004-09-22 | 2012-07-25 | 株式会社デンソー | エジェクタ式冷凍サイクル |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3585599A (en) * | 1968-07-09 | 1971-06-15 | Ibm | Universal system service adapter |
| US3859635A (en) * | 1971-06-15 | 1975-01-07 | Robert E Watson | Programmable calculator |
| US3828327A (en) * | 1973-04-30 | 1974-08-06 | Ibm | Simplified storage protection and address translation under system mode control in a data processing system |
| US3928857A (en) * | 1973-08-30 | 1975-12-23 | Ibm | Instruction fetch apparatus with combined look-ahead and look-behind capability |
-
1980
- 1980-10-28 JP JP55152857A patent/JPS5775366A/ja active Granted
-
1981
- 1981-10-28 US US06/315,885 patent/US4509112A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4509112A (en) | 1985-04-02 |
| JPS5775366A (en) | 1982-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS619753A (ja) | 文書処理装置における頻発熟語の自動登録方法 | |
| EP0449322B1 (en) | Text processing apparatus with formatting of text | |
| US4509112A (en) | Small programmable computer | |
| JP3052339B2 (ja) | 文書データ処理装置 | |
| JPS59100941A (ja) | 仮名漢字変換装置 | |
| JPS58168180A (ja) | 情報検索装置 | |
| JP2864418B2 (ja) | 文書処理装置 | |
| JPH0687238B2 (ja) | 文字処理装置 | |
| JPH0697455B2 (ja) | 仮名漢字変換装置 | |
| JP3237709B2 (ja) | 文書処理装置及び文書処理方法 | |
| JPH0687237B2 (ja) | 文字処理方法 | |
| JPH02165271A (ja) | 文字処理装置 | |
| JP3256990B2 (ja) | 文書処理装置 | |
| JPH0736902A (ja) | 電子辞書装置 | |
| JPH05257981A (ja) | 情報検索装置 | |
| JPH04158469A (ja) | 文書作成装置 | |
| JPS61272864A (ja) | 文章処理装置 | |
| JPS63257862A (ja) | 文字処理装置 | |
| JPS6238970A (ja) | 文書作成装置 | |
| JPH0351959A (ja) | 電子辞書 | |
| JPH05135010A (ja) | 文字処理方法及び装置 | |
| JPH0640326B2 (ja) | 電子式漢字辞書 | |
| JPH0447451A (ja) | 文字処理装置 | |
| JPH0628062B2 (ja) | 文字処理装置及びその方法 | |
| JPH0447447A (ja) | 文字処理装置 |