JPS6142449B2 - - Google Patents
Info
- Publication number
- JPS6142449B2 JPS6142449B2 JP54065828A JP6582879A JPS6142449B2 JP S6142449 B2 JPS6142449 B2 JP S6142449B2 JP 54065828 A JP54065828 A JP 54065828A JP 6582879 A JP6582879 A JP 6582879A JP S6142449 B2 JPS6142449 B2 JP S6142449B2
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- filter
- capacitor
- signal
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
本発明はプリフイルタの機能を併有するスイツ
チド・フイルタに関するものである。 スイツチド・キヤパシタ・フイルタにおいて
は、プリフイルタを必要とすることが知られてい
る。すなわち、スイツチド・キヤパシタ・フイル
タは一定周期でサンプリングした信号を取り扱う
ものであるが、このようなサンプルド・データ・
フイルタにおいてはサンプリングに伴う信号の折
り返し成分が生じる。この折り返し成分がフイル
タの通過帯域内に落ち込むことを避けるため、最
大限、サンプリング周波数の1/2以上の周波数の
入力信号を予め除去することが必要である。この
目的に使用されるフイルタをプリフイルタと呼
び、通常、CR回路またはLCフイルタのような、
アナログ形フイルタによつて構成したものが使用
されている。 このように従来のスイツチド・キヤパシタ・フ
イルタにおいては、プリフイルタを併用しなけれ
ばならかなつた。これに対し、本発明はスイツチ
ド・キヤパシタ形低域通過フイルタにおいて、そ
の入力部の構成を一部変更することによつて、信
号の折り返し成分のうちサンプリング周波数の奇
数倍の周波数を中心とする折り返し成分を除去
し、従つて必要なプリフイルタを簡単化すること
ができるスイツチド・キヤパシタ・フイルタを提
供することを目的としている。しかしてこの目的
を達成するため本発明のスイツチド・キヤパシ
タ・フイルタにおいては、一定周波数のクロツク
信号で動作する低域通過形スイツチド・キヤパシ
タ・フイルタにおいて、その入力信号サンプリン
グ用スイツチド・キヤパシタの容量を1/2にする
とともに、該入力信号サンプリング用スイツチ
ド・キヤパシタの２倍の容量を有し入力信号を前
記クロツク信号と逆相の信号でサンプリングする
第１の付加スイツチド・キヤパシタと、該第１の
付加スイツチド・キヤパシタと等しい容量を有し
該第１の付加スイツチド・キヤパシタの信号電荷
を前記クロツク信号でサンプリングする第２の付
加スイツチド・キヤパシタとを具え、前記入力信
号サンプリング用スイッチド・キヤパシタの信号
電荷と前記第２の付加スイツチド・キヤパシタの
信号電荷とを同時に前記スイツチド・キヤパシタ
の入力部初段の積分キヤパシタに転送することを
特徴としている。 以下実施例について説明する。 第１図は本発明のスイツチド・キヤパシタ・フ
イルタの一実施例の構成を示す回路図である。同
図において１は入力端子、２，３，４，５はスイ
ツチ、６，７，８，９，１０はキヤパシタ、１１
は演算増幅器、１２は出力端子である。また２―
１，２―２はスイツチ２の、３―１，３―２はス
イツチ３の、４―１，４―２はスイツチ４の、５
―１，５―２はスイツチ５のそれぞれ接点を示し
ている。 第１図においてスイツチ２はクロツクパルスφ
１によつて、スイツチ３，４，５はクロツクパル
スφ２によつて、交互に添字１の接点と添字２の
接点とに接続し、かつクロツクパルスφ１，φ２
はいずれもそのデユーテイサイクルが50％であつ
て互に逆位相になつている。またスイツチ２に接
続されたキヤパシタ６とスイツチ３に接続された
キヤパシタ７はいずれもその容量が２C1であ
り、スイツチ４に接続されたキヤパシタ８はその
容量がC1である。キヤパシタ９は積分キヤパシ
タであつてその容量はＣBであり、キヤパシタ１
０は帰還キヤパシタであつてその容量はC2であ
る。 端子１に加えられた入力信号υ１は、クロツク
周波数の半周期でまずスイツチド・キヤパシタ６
によつてサンプリングされる。続いて次の半周期
でスイツチド・キヤパシタ８によつてサンプリン
グされるが、このときスイツチド・キヤパシタ６
の電荷はスイイツチド・キヤパシタ７に分配さ
れ、これを充電する。さらに次の半周期でスイツ
チド・キヤパシタ７の電荷はスイツチド・キヤパ
シタ８の電荷とともに積分キヤパシタ９に転送さ
れ、同時に帰還キヤパシタ１０の電荷も積分キヤ
パシタ９に転送されて演算増幅器１１に加えら
れ、出力端子１２に出力信号υ２を生じる。 第２図はクロツクパルスを示す図である。同図
においてａはクロツクパルスφ１を示し、ｂはク
ロツクパルスφ２を示している。いずれの場合も
信号のサンプリングは↑印で示される信号の立下
りのタイミングで行われる。従つてクロツクパル
スの周期をＴとしたとき、サンプリングはＴ／２
の周期で交互に行われる。 第１図のスイツチド・キヤパシタ・フイルタに
おける前述の動作は、次式によつて表わすことが
できる。 ただしZ-1＝ｅ-j〓T
チド・フイルタに関するものである。 スイツチド・キヤパシタ・フイルタにおいて
は、プリフイルタを必要とすることが知られてい
る。すなわち、スイツチド・キヤパシタ・フイル
タは一定周期でサンプリングした信号を取り扱う
ものであるが、このようなサンプルド・データ・
フイルタにおいてはサンプリングに伴う信号の折
り返し成分が生じる。この折り返し成分がフイル
タの通過帯域内に落ち込むことを避けるため、最
大限、サンプリング周波数の1/2以上の周波数の
入力信号を予め除去することが必要である。この
目的に使用されるフイルタをプリフイルタと呼
び、通常、CR回路またはLCフイルタのような、
アナログ形フイルタによつて構成したものが使用
されている。 このように従来のスイツチド・キヤパシタ・フ
イルタにおいては、プリフイルタを併用しなけれ
ばならかなつた。これに対し、本発明はスイツチ
ド・キヤパシタ形低域通過フイルタにおいて、そ
の入力部の構成を一部変更することによつて、信
号の折り返し成分のうちサンプリング周波数の奇
数倍の周波数を中心とする折り返し成分を除去
し、従つて必要なプリフイルタを簡単化すること
ができるスイツチド・キヤパシタ・フイルタを提
供することを目的としている。しかしてこの目的
を達成するため本発明のスイツチド・キヤパシ
タ・フイルタにおいては、一定周波数のクロツク
信号で動作する低域通過形スイツチド・キヤパシ
タ・フイルタにおいて、その入力信号サンプリン
グ用スイツチド・キヤパシタの容量を1/2にする
とともに、該入力信号サンプリング用スイツチ
ド・キヤパシタの２倍の容量を有し入力信号を前
記クロツク信号と逆相の信号でサンプリングする
第１の付加スイツチド・キヤパシタと、該第１の
付加スイツチド・キヤパシタと等しい容量を有し
該第１の付加スイツチド・キヤパシタの信号電荷
を前記クロツク信号でサンプリングする第２の付
加スイツチド・キヤパシタとを具え、前記入力信
号サンプリング用スイッチド・キヤパシタの信号
電荷と前記第２の付加スイツチド・キヤパシタの
信号電荷とを同時に前記スイツチド・キヤパシタ
の入力部初段の積分キヤパシタに転送することを
特徴としている。 以下実施例について説明する。 第１図は本発明のスイツチド・キヤパシタ・フ
イルタの一実施例の構成を示す回路図である。同
図において１は入力端子、２，３，４，５はスイ
ツチ、６，７，８，９，１０はキヤパシタ、１１
は演算増幅器、１２は出力端子である。また２―
１，２―２はスイツチ２の、３―１，３―２はス
イツチ３の、４―１，４―２はスイツチ４の、５
―１，５―２はスイツチ５のそれぞれ接点を示し
ている。 第１図においてスイツチ２はクロツクパルスφ
１によつて、スイツチ３，４，５はクロツクパル
スφ２によつて、交互に添字１の接点と添字２の
接点とに接続し、かつクロツクパルスφ１，φ２
はいずれもそのデユーテイサイクルが50％であつ
て互に逆位相になつている。またスイツチ２に接
続されたキヤパシタ６とスイツチ３に接続された
キヤパシタ７はいずれもその容量が２C1であ
り、スイツチ４に接続されたキヤパシタ８はその
容量がC1である。キヤパシタ９は積分キヤパシ
タであつてその容量はＣBであり、キヤパシタ１
０は帰還キヤパシタであつてその容量はC2であ
る。 端子１に加えられた入力信号υ１は、クロツク
周波数の半周期でまずスイツチド・キヤパシタ６
によつてサンプリングされる。続いて次の半周期
でスイツチド・キヤパシタ８によつてサンプリン
グされるが、このときスイツチド・キヤパシタ６
の電荷はスイイツチド・キヤパシタ７に分配さ
れ、これを充電する。さらに次の半周期でスイツ
チド・キヤパシタ７の電荷はスイツチド・キヤパ
シタ８の電荷とともに積分キヤパシタ９に転送さ
れ、同時に帰還キヤパシタ１０の電荷も積分キヤ
パシタ９に転送されて演算増幅器１１に加えら
れ、出力端子１２に出力信号υ２を生じる。 第２図はクロツクパルスを示す図である。同図
においてａはクロツクパルスφ１を示し、ｂはク
ロツクパルスφ２を示している。いずれの場合も
信号のサンプリングは↑印で示される信号の立下
りのタイミングで行われる。従つてクロツクパル
スの周期をＴとしたとき、サンプリングはＴ／２
の周期で交互に行われる。 第１図のスイツチド・キヤパシタ・フイルタに
おける前述の動作は、次式によつて表わすことが
できる。 ただしZ-1＝ｅ-j〓T
【式】であり、Ｔ
はクロツクパルスの周期、ωは角周波数である。
(1)式を整理することによつて、さらに次式が得ら
れる。 今、(2)式においてC1＝C2＝ＣBとすると、次式
のようになる。 (2)′式の減衰特性はクロツクパルスの周波数
ｃ（＝１／Ｔ）の奇数倍の周波数に減衰極を生じ
てその近傍が阻止域となり、周波数０と周波数
ｃの偶数倍の周波数およびこれらの周波数の近傍
は通過域となる。このような減衰特性は前述のご
ときスイツチド・キヤパシタ・フイルタ用プリフ
イルタとして利用し得るものである。すなわち
(2)′式で示される減衰特性を有するフイルタを、
クロツク周波数ｃで動作する低域通過形スイツ
チド・キヤパシタ・フイルタの入力部に付加して
用いれば、周波数ｎｃ（ｎは奇数）およびその
近傍の周波数成分の通過帯域内への折り返しを除
去することができる。 第３図はこのようにして導かれたプリフイルタ
の構成を示す回路図である。同図において符号
１，２，３，４，５，１１，１２のあらわすとこ
ろは第１図の場合と異ならない。２１，２２はそ
れぞれ２Ｃの値を有するキヤパシタ、２３，２
４，２５はそれぞれＣの値を有するキヤパシタで
ある。 一方、第１図に示された回路において、入力端
子１からスイツチ２，３を経て演算増幅器１１に
至る信号経路を除去し、キヤパシタ８の値を２倍
にした回路を考えると、この回路は通常の１次ス
イツチド・キヤパシタ・フイルタと同じ形式にな
り、その伝達関数は次式によつて表わされる。 υ２／υ１＝−２Ｃ１Ｚ−１／ＣＢ（１−Ｚ−１）＋
Ｃ２Ｚ−１(3) (3)式はキヤパシタＣB，C1，C2によつて定まる
低域通過形スイツチド・キヤパシタ・フイルタの
特性を示している。 第４図はこのようにして導かれたスイツチド・
キヤパシタ・フイルタの構成を示す回路図であ
る。同図において符号１，４，５，９，１０，１
１，１２のあらわすところは第１図の場合と異な
らない。３１はキヤパシタであつてその値は２
C1である。 前述の(2)式と(3)式を比較すると、(2)式において
は(3)式の分子に
(1)式を整理することによつて、さらに次式が得ら
れる。 今、(2)式においてC1＝C2＝ＣBとすると、次式
のようになる。 (2)′式の減衰特性はクロツクパルスの周波数
ｃ（＝１／Ｔ）の奇数倍の周波数に減衰極を生じ
てその近傍が阻止域となり、周波数０と周波数
ｃの偶数倍の周波数およびこれらの周波数の近傍
は通過域となる。このような減衰特性は前述のご
ときスイツチド・キヤパシタ・フイルタ用プリフ
イルタとして利用し得るものである。すなわち
(2)′式で示される減衰特性を有するフイルタを、
クロツク周波数ｃで動作する低域通過形スイツ
チド・キヤパシタ・フイルタの入力部に付加して
用いれば、周波数ｎｃ（ｎは奇数）およびその
近傍の周波数成分の通過帯域内への折り返しを除
去することができる。 第３図はこのようにして導かれたプリフイルタ
の構成を示す回路図である。同図において符号
１，２，３，４，５，１１，１２のあらわすとこ
ろは第１図の場合と異ならない。２１，２２はそ
れぞれ２Ｃの値を有するキヤパシタ、２３，２
４，２５はそれぞれＣの値を有するキヤパシタで
ある。 一方、第１図に示された回路において、入力端
子１からスイツチ２，３を経て演算増幅器１１に
至る信号経路を除去し、キヤパシタ８の値を２倍
にした回路を考えると、この回路は通常の１次ス
イツチド・キヤパシタ・フイルタと同じ形式にな
り、その伝達関数は次式によつて表わされる。 υ２／υ１＝−２Ｃ１Ｚ−１／ＣＢ（１−Ｚ−１）＋
Ｃ２Ｚ−１(3) (3)式はキヤパシタＣB，C1，C2によつて定まる
低域通過形スイツチド・キヤパシタ・フイルタの
特性を示している。 第４図はこのようにして導かれたスイツチド・
キヤパシタ・フイルタの構成を示す回路図であ
る。同図において符号１，４，５，９，１０，１
１，１２のあらわすところは第１図の場合と異な
らない。３１はキヤパシタであつてその値は２
C1である。 前述の(2)式と(3)式を比較すると、(2)式において
は(3)式の分子に
【式】を乗じた関数に
なつている。これは第１図の回路が、第４図のス
イツチド・キヤパシタ・フイルタに、第３図のプ
リフイルタを付加したものと等価であることを示
している。すなわち第４図に示された通常のスイ
ツチド・キヤパシタ・フイルタにおいて、その入
力部に第１図の入力端子１からスツチ２，３とキ
ヤパシタ６，７を経て演算増幅器１１に至る信号
経路の回路を付加し、かつもとの入力部キヤパシ
タ３１の値を1/2にするだけで、伝達関数
イツチド・キヤパシタ・フイルタに、第３図のプ
リフイルタを付加したものと等価であることを示
している。すなわち第４図に示された通常のスイ
ツチド・キヤパシタ・フイルタにおいて、その入
力部に第１図の入力端子１からスツチ２，３とキ
ヤパシタ６，７を経て演算増幅器１１に至る信号
経路の回路を付加し、かつもとの入力部キヤパシ
タ３１の値を1/2にするだけで、伝達関数
【式】で示されるプリフイルタの特性
が第４図のスイツチド・キヤパシタ・フイルタの
伝送特性に重畳して得られる。 第５図はこのようにして得られた本発明のスイ
ツチド・キヤパシタ・フイルタの減衰特性を示す
図である。同図においては(3)式によつて示され
る通常のスイツチド・キヤパシタ・フイルタの特
性を示し、クロツクパルスの周波数ｃ＝（＝
１／Ｔ）ごとに同じ特性を繰り返している。は
伝達関数
伝送特性に重畳して得られる。 第５図はこのようにして得られた本発明のスイ
ツチド・キヤパシタ・フイルタの減衰特性を示す
図である。同図においては(3)式によつて示され
る通常のスイツチド・キヤパシタ・フイルタの特
性を示し、クロツクパルスの周波数ｃ＝（＝
１／Ｔ）ごとに同じ特性を繰り返している。は
伝達関数
【式】で示されるプリフイルタの特
性を示し前述のごとく周波数ｃで減衰極を生
じ、周波数２ｃごとに同じ特性を繰り返してい
る。(2)式で示される第１図のスイツチド・キヤパ
シタ・フイルタの特性は(3)式および関数
じ、周波数２ｃごとに同じ特性を繰り返してい
る。(2)式で示される第１図のスイツチド・キヤパ
シタ・フイルタの特性は(3)式および関数
【式】の減衰特性の和であるから、プリフイ
ルタの効果によつて、クロツク周波数ｃの奇数
倍の周波数およびその近傍の入力信号が予め除去
され、従つて通過帯域内にその折り返し成分を生
じない。第５図においてはこのようにして得ら
れた本発明のスイツチド・キヤパシタ・フイルタ
の減衰特性を示している。 このように本発明のスイツチド・キヤパシタ・
フイルタによればクロツク周波数ｃとその奇数
倍の周波数およびその近傍の周波数を予め減衰さ
せることができるので、別に付加すべきプリフイ
ルタとしては、周波数２ｃとその整数倍の周波
数およびその近傍の周波数成分を除去できるもの
であればよく、従つて極めて簡単な構成のもので
十分である。さらに第３図に示されたプリフイル
タにおいて使用されている演算増幅器は、第４図
に示される被付加低域通過スイツチド・キヤパシ
タ・フイルタの入力部の演算増幅器を使用するこ
とによつて省略することができる。 なお上記の実施例においては、説明を簡単にす
るため本体の低域フイルタとしては次数１次のス
イツチド・キヤパシタ・フイルタを用いるものと
して説明した。しかしながら１次のスイツチド・
キヤパシタ・フイルタは通過帯域が広いため、本
発明の構成によつた場合、プリフイルタの阻止帯
域が全帯域をカバーすることができず、折り返し
成分の抑圧が実際には十分でない。 しかし本体のスイツチド・キヤパシタ・フイル
タの次数が高く通過帯域が狭い場合は、本発明の
構成によつて、フイルタの全通過帯域幅にわたつ
て十分実用になる程度の阻止減衰量が得られる。
例えば本体の低減通過フイルタとして、通過域０
〜3.4KHz、阻止域4.6KHz以上減衰量32dB、クロ
ツク周波数128KHzのとき、本発明の構成とする
ことによつて（128KHz×ｎ）±4KHz（ｎは奇
数）の折り返し成分は26dB以上抑圧され、十分
な効果を得ることができた。 以上説明したように本発明のスイツチド・キヤ
パシタ・フイルタによれば、スイツチド・キヤパ
シタ形低域通過フイルタにおいて、その入力部の
構成を一部変更するのみで、信号の折り返し成分
のうちサンプリング周波数の奇数倍の周波数を中
心とする折り返し成分を除去することができ、従
つて必要なプリフイルタを簡単化し得るので、フ
イルタ回路の構成上ならびに経済的にも極めて有
効である。
倍の周波数およびその近傍の入力信号が予め除去
され、従つて通過帯域内にその折り返し成分を生
じない。第５図においてはこのようにして得ら
れた本発明のスイツチド・キヤパシタ・フイルタ
の減衰特性を示している。 このように本発明のスイツチド・キヤパシタ・
フイルタによればクロツク周波数ｃとその奇数
倍の周波数およびその近傍の周波数を予め減衰さ
せることができるので、別に付加すべきプリフイ
ルタとしては、周波数２ｃとその整数倍の周波
数およびその近傍の周波数成分を除去できるもの
であればよく、従つて極めて簡単な構成のもので
十分である。さらに第３図に示されたプリフイル
タにおいて使用されている演算増幅器は、第４図
に示される被付加低域通過スイツチド・キヤパシ
タ・フイルタの入力部の演算増幅器を使用するこ
とによつて省略することができる。 なお上記の実施例においては、説明を簡単にす
るため本体の低域フイルタとしては次数１次のス
イツチド・キヤパシタ・フイルタを用いるものと
して説明した。しかしながら１次のスイツチド・
キヤパシタ・フイルタは通過帯域が広いため、本
発明の構成によつた場合、プリフイルタの阻止帯
域が全帯域をカバーすることができず、折り返し
成分の抑圧が実際には十分でない。 しかし本体のスイツチド・キヤパシタ・フイル
タの次数が高く通過帯域が狭い場合は、本発明の
構成によつて、フイルタの全通過帯域幅にわたつ
て十分実用になる程度の阻止減衰量が得られる。
例えば本体の低減通過フイルタとして、通過域０
〜3.4KHz、阻止域4.6KHz以上減衰量32dB、クロ
ツク周波数128KHzのとき、本発明の構成とする
ことによつて（128KHz×ｎ）±4KHz（ｎは奇
数）の折り返し成分は26dB以上抑圧され、十分
な効果を得ることができた。 以上説明したように本発明のスイツチド・キヤ
パシタ・フイルタによれば、スイツチド・キヤパ
シタ形低域通過フイルタにおいて、その入力部の
構成を一部変更するのみで、信号の折り返し成分
のうちサンプリング周波数の奇数倍の周波数を中
心とする折り返し成分を除去することができ、従
つて必要なプリフイルタを簡単化し得るので、フ
イルタ回路の構成上ならびに経済的にも極めて有
効である。
第１図は本発明のスイツチド・キヤパシタ・フ
イルタの一実施例の構成を示す回路図、第２図は
クロツクパルスを示す図、第３図はプリフイルタ
の構成を示す回路図、第４図はスイツチド・キヤ
パシタ・フイルタの構成を示す回路図、第５図は
本発明のスイツチド・キヤパシタ・フイルタの減
衰特性を示す図である。 １……入力端子、２……スイツチ、２―１，２
―２……接点、３……スイツチ、３―１，３―２
……接点、４……スイツチ、４―１，４―２……
接点、５……スイツチ、５―１，５―２……接
点、６，７，８，９，１０……キヤパシタ、１１
……演算増幅器、１２……出力端子、２１，２
２，２３，２４，２５，３１……キヤパシタ。
イルタの一実施例の構成を示す回路図、第２図は
クロツクパルスを示す図、第３図はプリフイルタ
の構成を示す回路図、第４図はスイツチド・キヤ
パシタ・フイルタの構成を示す回路図、第５図は
本発明のスイツチド・キヤパシタ・フイルタの減
衰特性を示す図である。 １……入力端子、２……スイツチ、２―１，２
―２……接点、３……スイツチ、３―１，３―２
……接点、４……スイツチ、４―１，４―２……
接点、５……スイツチ、５―１，５―２……接
点、６，７，８，９，１０……キヤパシタ、１１
……演算増幅器、１２……出力端子、２１，２
２，２３，２４，２５，３１……キヤパシタ。
Claims (1)
- １ 一定周波数のクロツク信号で動作する低域通
過形スイツチド・キヤパシタ・フイルタにおい
て、その入力信号サンプリング用スイツチド・キ
ヤパシタの容量を1/2にするとともに、該入力信
号サンプリング用スイツチド・キヤパシタの２倍
の容量を有し入力信号を前記クロツク信号と逆相
の信号でサンプリングする第１の付加スイツチ
ド・キヤパシタと、該第１の付加スイツチド・キ
ヤパシタと等しい容量を有し該第１の付加スイツ
チド・キヤパシタの信号電荷を前記クロツク信号
でサンプリングする第２の付加スイツチド・キヤ
パシタとを具えて、前記入力信号サンプリング用
スイツチド・キヤパシタの信号電荷と前記第２の
付加スイツチド・キヤパシタの信号電荷とを同時
に前記スイツチド・キヤパシタの入力部初段の積
分キヤパシタに転送することを特徴とするスイツ
チド・キヤパシタ・フイルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6582879A JPS55158725A (en) | 1979-05-28 | 1979-05-28 | Switched capacitor filter |
| US06/152,558 US4333064A (en) | 1979-05-28 | 1980-05-23 | Switched-capacitor filter |
| DE8080301758T DE3061201D1 (en) | 1979-05-28 | 1980-05-28 | Switched-capacitor filter |
| EP80301758A EP0020131B1 (en) | 1979-05-28 | 1980-05-28 | Switched-capacitor filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6582879A JPS55158725A (en) | 1979-05-28 | 1979-05-28 | Switched capacitor filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55158725A JPS55158725A (en) | 1980-12-10 |
| JPS6142449B2 true JPS6142449B2 (ja) | 1986-09-20 |
Family
ID=13298267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6582879A Granted JPS55158725A (en) | 1979-05-28 | 1979-05-28 | Switched capacitor filter |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4333064A (ja) |
| EP (1) | EP0020131B1 (ja) |
| JP (1) | JPS55158725A (ja) |
| DE (1) | DE3061201D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0065219B1 (en) * | 1981-05-08 | 1987-08-26 | Hitachi, Ltd. | Signal voltage dividing circuit |
| US4375625A (en) * | 1981-05-21 | 1983-03-01 | Gte Automatic Electric Laboratories, Inc. | Switched-capacitor source resistor simulation circuit |
| JPS585873A (ja) * | 1981-07-03 | 1983-01-13 | Toshiba Corp | スイツチドキヤパシタ積分器 |
| JPS5839109A (ja) * | 1981-09-01 | 1983-03-07 | Toshiba Corp | 低域通過フィルタ |
| US4520283A (en) * | 1981-09-01 | 1985-05-28 | Itsuo Sasaki | Band pass filter with a switched capacitor |
| US4633425A (en) * | 1981-10-13 | 1986-12-30 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit |
| US4446438A (en) * | 1981-10-26 | 1984-05-01 | Gte Automatic Electric Incorporated | Switched capacitor n-path filter |
| JPS58111521A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 信号回路 |
| US4584532A (en) * | 1982-09-20 | 1986-04-22 | Motorola, Inc. | Switched capacitor envelope detector |
| IT1204401B (it) * | 1986-06-20 | 1989-03-01 | Sgs Microelettronica Spa | Dispositivo di filtraggio passabanda a dati campionati |
| US4872127A (en) * | 1988-01-07 | 1989-10-03 | Magnetek, Inc. | Ripple rejection filter |
| US6313668B1 (en) * | 2000-03-28 | 2001-11-06 | Lsi Logic Corporation | Passive sample and hold in an active switched capacitor circuit |
| CN101861699A (zh) * | 2007-11-15 | 2010-10-13 | 卡贝无线硅股份有限公司 | 使用多个时钟的抽样滤波器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3588531A (en) * | 1968-11-26 | 1971-06-28 | Sentralinst For Ind Forskning | Analog network based on sampling for universal applications filter |
| US3621402A (en) * | 1970-08-03 | 1971-11-16 | Bell Telephone Labor Inc | Sampled data filter |
| US3852619A (en) * | 1973-07-09 | 1974-12-03 | Bell Telephone Labor Inc | Signal shaping circuit |
| US4039979A (en) * | 1975-06-18 | 1977-08-02 | Bell Telephone Laboratories, Incorporated | Reduction of aliasing distortion in sampled signals |
| US4056737A (en) * | 1976-09-07 | 1977-11-01 | Bell Telephone Laboratories, Incorporated | Anti-aliasing pre-filter circuit for semiconductor charge transfer device |
| DE2853799A1 (de) * | 1978-12-13 | 1980-06-26 | Siemens Ag | Taktgesteuerte monolithisch integrierbare abtastschaltung |
-
1979
- 1979-05-28 JP JP6582879A patent/JPS55158725A/ja active Granted
-
1980
- 1980-05-23 US US06/152,558 patent/US4333064A/en not_active Expired - Lifetime
- 1980-05-28 EP EP80301758A patent/EP0020131B1/en not_active Expired
- 1980-05-28 DE DE8080301758T patent/DE3061201D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0020131B1 (en) | 1982-12-01 |
| US4333064A (en) | 1982-06-01 |
| JPS55158725A (en) | 1980-12-10 |
| DE3061201D1 (en) | 1983-01-05 |
| EP0020131A1 (en) | 1980-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392043A (en) | Double-rate sampled signal integrator | |
| US8385874B2 (en) | Discrete time direct sampling circuit and receiver | |
| CA1309757C (en) | Switched-capacitor circuit with large time constant | |
| CA1194945A (en) | Switched capacitor filter having a reduced capacitance | |
| Hughes et al. | An 8 MHz, 80 Ms/s switched-current filter | |
| CA1159910A (en) | Switched-capacitor cosine filter | |
| US4653017A (en) | Decimating filter | |
| JP3465951B2 (ja) | 反転遅延回路 | |
| US5327092A (en) | Switched capacitor filter circuit employing two switched capacitor filters | |
| US4779056A (en) | Active filter | |
| US4290034A (en) | Switched capacitor filter | |
| JPS639683B2 (ja) | ||
| JPH0671194B2 (ja) | スイツチド・キヤパシタ・フイルタ | |
| US4296392A (en) | Switched capacitor bilinear resistors | |
| JPS5836849B2 (ja) | スイツチドキヤパシタフイルタ | |
| JPS6276810A (ja) | スイツチトキヤパシタ回路 | |
| US7999709B2 (en) | Continuous-time image-reject filter with discrete-time feedback | |
| JPS6243562B2 (ja) | ||
| GB2159014A (en) | Switched capacitor filter | |
| JPH01258188A (ja) | 加算器 | |
| KR20000076657A (ko) | 물리적으로 실현된 필터의 임펄스 주파수 응답의 사전결정된 점을 고정시키기 위한 장치 및 방법 | |
| JPH07114346B2 (ja) | スイツチド・キヤパシタ・フイルタ | |
| Neves et al. | A switched-capacitor N-path decimating filter | |
| JPS6226918A (ja) | アクテイブフイルタ | |
| JPH0462203B2 (ja) |