JPS5839109A - 低域通過フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、スイッチドキャノ量シタ積分器で構成され
例えば電子フィルタ、音声認識回路。

音声合成回路等に用いられる低域通過フィルタに関する
。

Ｉｌｌ図はスイ、チドキャノ臂シタ回路の基本回路、第
２図はその等価回路を示す。棺１図において、切換スイ
ッチＳの第１接点ａは入力端子１１に、また第２接点す
は出力端子１２１１Ｃ％ま九共通接続点Ｃはキャノ譬シ
タＣ１を介して接地端にそれぞれ接続されている。上記
入力端子１１、出力端子１２には対接地電位Ｖ（、Ｖ、
が加えられ、前記スイッチＳは１秒間Ｋｆ、回切り換え
られる。いま、第１図（ａ）　Ｋ示すようにスイッチＳ
が入力端子１１儒に接続されたとき、キャパシタＣ１に
充電される電荷ｑ１は「Ｑ　、　ｗａ　Ｃ，−Ｖ、　Ｊ
となる。次に第１図（ｂ）Ｋ示すようにスイッチＳが出
力端子１１＠ｉｌｃ接続されると、キャノ臂シタＣ。

の電荷Ｑ　３祉ｒ　Ｑ　禦＝ＣＩ・Ｖ、　Ｊとなる。従
って、スイッチＳが入力端子１１＠から出力端子１２側
へ切シ換わる一連の動作により、入力端子１１から出力
端子１２へΔＱの電荷が移動したと考えられる。

ΔＱ−Ｑ１−Ｑ、＝Ｃ８（ｖｌ−ｖｏ）・・−・・・・
・（１）スイッチＳは毎秒ムロ切り換わるので、入力端
子１１から出力端子１２への平均電流ｉとして、 （虐　）Ｑ−ｆ、”　　Ｃ，（Ｖ（−Ｖ、）ｆ、−−−
−−−−−・　（２）が流れるととｋなる。

スイッチＳの切換え周波数ｆ、が電圧Ｖ＜　、　ｖｏの
周波数より充分大きければ、電流（はＶ４ｅＶ０の瞬時
値で定まる電流に等しくなシ、第１図の回路は第２図に
示すように入力端子１１、出力端子１２間に抵抗Ｒが接
続逼れた回路と等価になる。とこで、 である。

すなわち、上記のようにキャノシタＣ１をスイ、チング
するととによシ醇価的に抵抗Ｒを得ることがスイッチド
キャノ譬シタ回路であシ、この等価抵抗を使うて積分器
を構成したものがスイッチドキャパシタ積分器である。

第３図は演算増幅器３１を使ったミラー積分器を示して
おり、ヒの入出力特性が次式で与えられることは良く知
られている。

■（：　　入力電圧 ｖ０８　　出力電圧 Ｒ，：　　入力端子１１と演算増幅器３１０反転入力端
（−）との間に接続宮れた入 力抵抗 Ｃ１：　　演算増幅器Ｓ１の出力端と反転入力端（−）
との間に接続されたキヤ／譬シタ なお、第３図中Ｖ　　、Ｖ　　は電源であり、演算ＤＤ
　　　　　ＩＩ 増幅器ｊ１の非反転入力端（＋）は接地されている。

第４図は第３図の抵抗Ｒ，の代わりにスイ、チドキャノ
９シタ回路４１を用いて構成されたミラー積分器を示し
ており、入出力特性は両式（４）のＲに両式（３）のＲ
を代入したものとなる。

虐 つまり第４図のミラー積分器は、入出力特性が゛キャノ
ヤシタＣ１とＣｆの容量比およびスイッチＳの切換周波
数！、の関数、特に周波数ｆ、の一次式となっている。

このため、周波数ｆ、に比例して積分時定数を変化させ
得ることを示しており、第４図のミラー積分器をフィル
タの構成単位として用いればフィルタリング周波数を切
換周波数ｆＫ比例して変えることが可能となる。

一方、第５図および第６図はそれぞれ第４図と等価なン
ラー積分器を示しており、スイ、チドキャ／４シタ回路
５０および６０は、２個の切換スイッチ８Ｋ　−８ｍに
よシキャ／々シタＣ１の両端を同時に切換えるように構
成されている。すなわち、第１の切換スイッチＳ１の第
１接点１重が入力端子１１に１また第２の切換スイッチ
Ｓ。

の第１接点ａ愈が演算増幅器３１の反転入力端（−）Ｋ
接続畜れ、上記スイッチ８Ｌ＊８１の第２接点ｂｔｔｌ
ｌ＊は一括されて基準電源ｖ、、ｆ（本例では接地電位
）Ｋ接続されている。

第５図（１）、伽）はそれぞれ、スイ、チドキャ’臂シ
タ回路を等価的に正の抵抗値を有する抵抗として用いた
亀のである。いま、第５図（ａ）　Ｋ示すように切換え
スィッチ８ｔｅ８ ２接点ｂｚｅｂ雪側に接続されているとき、キャパシタ
Ｃの電荷は放電畜れ零になりている。

畠 次に、第５図（ｂ）Ｋ示すように切換スイッチ８ｔ＋８
１がそれぞれ第１接点１１＋１１儒に接続されると、キ
ヤ・臂シタＣ１には次式のような電荷Ｑがチャージされ
る。

Ｑ　−　　Ｃ，　（Ｖイーｖ，／）　　ｅ＋・・・・・
・・・・・（６）ｖ（＝　　入力端子１１の電圧 Ｖ（′：　　演算増幅器３１０反転入力端（−）の電圧 したがりて、ヒのときのキャパシタＣ１の平均電流イは
、切換スイッチ８ｘ−８ｍのスイッチング周波数をｆ　
とすると ４　−　Ｃ，　（Ｖイーｖ（’）　’ｍ　　””−・・
・・・・−・（７）となシ、第１接点ａｌｅ＆雪間の等
価抵抗８はとなシ、両式（３）と同様になる。

第６図（、）　、　（ｂ）はそれぞれスイ，チドキャｐ
４シタ回路を等価的に負性抵抗として用いたもので、い
ま、第６図（ａ）　Ｋ示すように切換スイッチ８鳳。

Ｓ，がそれぞれ１ｌｅｌｌｌ側に接続されているときキ
ャパシタＣ，には次式のような電荷がチャージされる。

ｑ−Ｃ．・Ｖ（　　　　　＝＝＝・・−・・（９）次に
、第６図（ｂ）Ｋ示すように切換スイッチ８ｔｅ８雪が
それぞれｂｓｅａ禦儒に接続されると、両式（９）の電
荷Ｑが演算増幅器１１の反転入力端Ｃ−’）　Ｋ供給さ
れ、この切換操作の繰り返しＫよりて等価的な抵抗回路
が構成される。

上述したようなスイッチドキャΔシタ回路を用いた電ツ
ー積分器で低域通過フィルタを構成すると、第７図に示
すように’＆る。すなわち、入力端子ＦＪＫ供給畜れた
入力信号ｖ１は、正抵抗として働くスイッチドキャパシ
タ回路１２を介して第１の演算増幅器３１０反転入力端
（−）Ｋ供給される。この演算増幅器ＪＪＫは電源ｖＤ
Ｂｅ　ｖ，、が供給されておシ、その出力端は次段のス
イッチドキャイシタ回路１３に接続されるとともに％第
１のキャパシタＣ２，を介して反転入力端（−）Ｋ接続
堪れ、非反転入力端（＋）Ｋは基準電源ｖｒｅｆ　Ｃ本
例では接地電位）が供給畜れている。上記演算増幅器３
１の出力信号ｖ１は、負性抵抗として働くスイッチドキ
ャパシタ回−路１１を介して第２の演算増幅器３１′の
反転入力端（−）　Ｋ．供給される。上記演算増幅器３
１′には電源ｖ！Ｉｎ　”ＩＩが供給ぢれてシリ、その
出力端は出力端子ｙｓｖｃ接続されるとともに１第２の
キヤ／＃シタＣ２２を介して反転入力端（−）Ｋ接続さ
れ、非反転入力端（＋）Ｋは基準電源ｖｒ．ｆ（接地電
位）が供給嘔れている。場らに、演算増幅器３１′の出
力信号ｖ．久正正抵抗して働くスイ、チドキャノ譬シタ
回路１４、およびこの回路に並列接続される第３のキャ
パシタＣ１１，それぞれを介して第１の演算増幅器３１
の反転入力端ＯＫフィードバックされるように構成され
て成る。

次に上記のような構成ＩＣおいて動作を説明する。第１
の演算増幅器３１は、キャノ譬シタＣｓＮ’Ｃ、Ｃとキ
ヤ／中シタＣｆｌとの比による２１０　　　　　ｍ１！ つの積分と１つの増幅との加算動作を行なう。

したがうて、この演算増幅器の出力Ｖ、は次式で表わ畜
れる。

ζζでｔｌは、スイ、チドキ一ノシタの１秒間轟たシの
スイッチング回数である。。

また、第２の演算増幅器３１は、スイ、チドキャ／４シ
タ回路ｒ３を食性抵抗として使用しているため、積分回
路は正の値を持つことに々す、次式で表わせる。

両式（至）を前式ａｌＫ代入して入力信号Ｖ（と出力信
号ＶＯ伝達特性Ｈ（１）”求めると次式で示され・ る。

・・・・・・・・・（２） ｗｅ：　−３４Ｂ点の角速度（ｗｅ　−２ｗｔ　）いま
、パタワーズ型の低域通過フィルタとすると、「ｂ、±
Ｉ　Ｊ　、　ｒｂ、−Ｊ「Ｊとなる。さらにフィルタゲ
インＧ−１として両式（１１１と両式（ロ）とを比較す
ると次のようｋなる。

両式α◆、（２）、（ロ）より となる。したがって、積分定数はすべて同じでキャノ臂
シタＣ１，の容量をキャパシタＣ２，の＼り倍に設定す
ることによ）、パタワーズ型の低域通過フィルタを構成
できる。

ところで、第４図、第５図および第６図に示したように
、ｔラー積分器として用いられるスイッチドキャ・９シ
タ積分器は、演算増幅器用電源ｖＤＤ　ａ　ｖ□のため
２個の端子および基準電源ｖｒａｔ　（接地）用の１個
の端子を必要とする。し九がって、との之う−積分器で
構成した低域通過フィルタも同様に３個の端子が必要で
あシ、このような低域通過フィルタを二電源（ｖｏ。

ｖｌｌ）使用形の通常のランダムロジックと混在させる
Ｋは、電源端子を一端子増やす必要が生する。

しかしながら、電源端子を増やすことは、特に集積回路
においては致命的である。つｔシ集積回路設計において
は、設計期間の長期化および集積回路のチップ面積の増
大、三電源端子のためのΔターン設計の難しさを招来し
、またプリント板突装時における電源増加はプリント板
設計を離しくシ、且つコストの大幅な上昇をみ珈 ることｋなるわけである。

この発明は上記のような事情に鑑みてなされ九４ので、
その目的とすあところは、使用電源数を減少でき、集積
回路化に際して電源端子数が少なくて済むので集積回路
化が容易な低域通過フィルタを提供することである。

以下、この発明の一実施例について図面を参照して説明
する。

第８図はその構成を示す亀ので、上記第７図の回路を単
一電源化した回路である。図において、第７図と同一部
は同じ符号を付してその説明は省略する。すなわち、第
１．第３のスイ。

チドキャノ臂シタ回路ｒ２．ｒ４の切換スイッチＳｔｅ
ａｍの第２接点１）ｇｅｌ）ｌ側に電源ｖＤＤ電圧を供
給し、第２のスイ、チドキャノ譬シタ回路１３の切換ス
イッチＳＩの第２接点ｂｌ側に電源Ｖ□電圧を供給する
とともに、切換スイ。

チ８愈の第２接点す、儒に電源Ｖ、電圧を供給する。さ
らに上記第１および第２の演算増幅器ｊ　１　、　Ｊ　
Ｊ’の非反転入力端（＋）Ｋ、上記電源Ｖ□電圧と電源
Ｖ□電圧との中間電圧を印加するためにバイアス回路を
設けている。

上記中間電圧は、電源ｖＤＤ、　Ｖ、、　Ｋよっ−て生
成される亀のであり、その大きさは演算増幅器Ｊ　１　
、３７’の特性によりて適切に選定される。

いま上記中間電圧として、例えばｒ　１／２　ｆｆＤＤ
−Ｖ、、）Ｊ゛を得る場合には、第８図に示すように１
電源Ｖ□とｖｏとの間に抵抗Ｒ，Ｒを直列接続し、この
接続点Ｅをそれぞれの非反転入力端←）Ｋ接続すれば良
い。

上述した構成においても第７図に示した回路と同じ出力
が得られる。以下、ス・イッチドキャノククタ回路を正
抵抗として用いたミラー積分器１１．１４と、負性抵抗
として使用したミラー積分器７３についてその動作を詳
しく説明する。

第９図はスイ、チドキャパシタ回路を正抵抗として用い
′ｆＩ：、オツー積分器である。いま、第９図（１）に
示すように第２の動作期で切換スイッチａｓ−８，が第
２接点す重　ｔｂ、儒に接続されているとき、キャパシ
タＣ１１，は両端が電源ｖＤＤＫ接続され、その電荷は
放電されて零になりている。この状態は前述した第５図
（、）の場合と同様である。次に第１の動作期で切換ス
イッチｓｉ　ｅ８電が第９図（ｂ）Ｋ示すように第１接
点＆ｌｅ＆ｍ側に接続されると、キャパシタＣ０，ｌＩ
ＣはＱ−（：、、、　　（Ｖ、−Ｖ、つ　　　　　　・
・・・・・・・・・・−・・　　（至）ｖ４＝　　入力
端子１１の電圧 ｖ１′：　　演算増幅器Ｊ１の反転入力端（−）の電圧 の電荷がチーヤージされる。そしてこのとき、キャＩＩ
シタＣ１，の平均電流（は ’　”　Ｃａ　１１　（ｖ（−■（″）ｆ、　　　・・
−・・・・・・・・・瞬となり、その等価抵抗Ｒは となり、上式に）は両式（３）と同じである。

したがって、第９図に示した回路は前述した第５図の回
路と同じ働らきをし、この積分器の出力特性が両式（５
）と同じようＫ となることを意味している。つまり、前述した第５図の
回路におけるスイッチドキャノ９シタ回路５０に接続さ
れる基準電源ｖｒ、ｆを第９図に示すように演算増幅器
用電源Ｖ□に置き換えても積分器としての動作に支障を
きた嘔ない仁とＫなる。

第１０図社スイッチドキャノ臂シタ回路を負性抵抗とし
て用いたミラー積分器である。いま、第１０図（ａ）　
Ｋ示すように第２の動作期で切換スイッチＳ１が第１接
点１１側に１スイツチｓ禦が第２接点す、儒に接続てれ
ているとき、スイッチドキャ／譬シタＣ１１，の両端に
は電位差「Ｖ、−Ｖ□」が印加されるため、次式に示す
ような電荷Ｑ、が充電される。

Ｑａ　”　ＣｓＨ（ｖａ　−■□） 次に、第１の動作期で伽）図に示すように切換スイッチ
ａＳが第２接点ｂ　ｔ　＠Ｋ　ｓスイッチ８鵞が第１接
点＆５ｆｉ４に接続されると、キャパシタＣＩＨの両端
には電位差ｒ　ｖ、、　−ｖ、’　」が印加されるため
、電荷量Ｑｂは次式で示される。

Ｑｂ　”　’ｔＨ（ｖａｓ　　Ｖ、’　）したがうて、
「ｖ、、！！０」とおくと、この時の電荷の移動量ノＱ
は、 ノＱ寓−（Ｑ、−Ｑｂ　） ”　−ＣａＩ２　（ｖａ　＋ｖａ’　−ｖＤＤ）　”−
””　’ｌ’１となる。上記演算増幅器Ｊ１の非反転入
力端（→には、バイアス回路によりてｒ　ＶＤ、／２　
Ｊの電位が与えられており、電位ｖ、′は第６図の場合
と同様に１演算項幅器３１が仮想的忙ｒＶＤＤ／２Ｊ　
Ｋ接続されるように働らくため、「ｖ′冨ｖＤＤ／２」
ム とおくと曲成に）は、 ΔＱ”−ＣｓＨ（ｖ、−Ｖ、／　） となル、接点１１．ａｆｉ間に流れる平均電流イと等価
抵抗Ｒは次式のようＫなる。

イ＝ΔＱ−ｆ”　−ｃａ２１（ｖａ　　Ｖ、’）・ｆ、
　　７・・・・曲ｅＡ上式（財）、（ハ）を曲成（イ）
、（ロ）と比較すると、このスイ、チドキャノヤシタ回
路が負性抵抗として作用することがわかる。

したがって、第１０図の回路は前述し九第６図の回路と
同じ働らきをし、この積分器の入出力特性は下式で示さ
れる。

上述したように、第８図に示し九低域通過フィルタを構
成するスイッチ？キヤ／ｆシタ回路７２゜Ｗ１ｍｆ／４
は−、電源ＶＤＤ　ｅ　Ｖ□ノ２端子で構成する仁とが
可能である。

したがりて、第８図に示した低域通過フィルタは電源ｖ
ＩＩＤ　ｅ　ｖＩＩの２電源で動作し、第７図に示した
回路と同様なフィルタ動作を行なう。

ＩＪＩＩＩ図は、上記第８図のスイッチドキャノｆシタ
回路１２９１３，７４部分を集積回路化した一例を示す
。スイッチドキャパシタ回路１１１において、Ｔ１　ｅ
　ＴａはそれぞれＮチャネル型の電界効果トランジスタ
であり、Ｔｌ１Ｔ４はＰチャネル型のトランジスタであ
る。第１のスイッチ回路として機能するトランジスタＴ
Ｉ、および第２のスイッチ回路として機能するトランジ
スタＴＲが第８図の一方の切換スイッチＳｔｋ対応して
おシ、ま九ｆｓ３のスイッチ回路として機能するトラン
ジスタ〒１、および第４のスイッチ回路として、機能す
るトランジスタＴ、が他方の切換スイッチ８１に対応し
ている。そして、上記第１．第３のスイッチ回路に相当
するトラフジ２フフ、、丁８が同じスイッチ状態となり
、第２．嬉４のスイッチ回路Ｋａ轟するトランジスタＴ
ｌｓ〒番が同じスイッチ状態となるように切換制御され
る。

すなわち、トランジスタＴ１のドレインは入力端子ＦＺ
Ｋ接続され、トランジスタＴ鵞のドレインは電源ｖＤＤ
に接続され、上記トランジスタＴ　鳳ｅ　Ｔ　嘗のソー
スの接続接点にキャパシタＣ１９，の一端が接続されて
いる。一方、トランジスタ？、のドレインは演算増幅器
３１の反転入力端（−）Ｋ接続され、トランジスタＴ４
のドレインは電源ｖ０に接続され、上記トランジスタＴ
ａｔＴ＆のソースの接続接点にキャノ々シタＣ１１，の
他端が接続されている。そして、前記トランジスタＴＩ
　、Ｔ１のｒ−）は一括されてクロ、り入力端子１１４
に接続され、トランジスタＴ鵞　ｅＴ４のｒ−トは一括
されてインバータＮＯＴを介してクロック入力端子１１
５に接続され、これらのクロック入力端子ｉ１４．１１
Ｂには、それぞれ周期が１７ｆ、で同時に″１ルベルに
はならないクロックツ々ルスφ１　、φ、が導かれる。

したがって、クロ、クツ量ルスφ鑞＝″″０”。

φ３＝＠１　’のときトランジスタＴ１　、Ｔ８はオフ
状態、にランゾスタ’ｒ、、’ｒ、はオン状態となシ、
第９図（ａ）の回路状態と同じになる。これに対してφ
＊　−”　１　’　ｅ　（＃ｌ　−”　０　’Ｏト＠に
はトランジスタＴｘ−Ｔｍはオン状態、トランジスタＴ
ｌｅ’ｒ４はオフ状態となシ、第９図伽）の回路状態と
同じＫなる。

さらに、スイ、チドキャパシタ回路１１２において％　
Ｔ、〜Ｔ！はそれぞれＮチャネル型、Ｔ、　はＰチャネ
ル型の電界効果トランジスタで＄１り、第１のスイッチ
回路として機能するトランジスタ〒蓼、および第２のス
イッチ回路として機能するトランジスタ〒−が第８図の
一方の切換スイッチＳＩＫ対応しており、また第３のス
イッチ回路として機能するトランジスタＴ１１および第
４のスイッチ回路として機能するトランジスタ〒８が他
方の切換スイッチｓ鵞に対応している。そして、上記第
１．第４のスイッチ回路に相当するトランジスタＴＩＩ
　、Ｔ、が同じスイッチ状態とｉなす、第２．第３のス
イッチ回路に相当するトランジスタＴｓ＊Ｔマが同じス
イッチ状態となるように切換制御される。すなわチ、ト
ランジスタ゛Ｔ１のドレインは演算増幅器３１の出力端
に接続され、トランジスタＴ。

のソースは電源ｖ、ｓＶＣ接続され゛、上記トランジス
タＴ〔のソースとトランジスタ〒−のドレイ。

ンとの接続点にキャパシタＣ８１，の一端が接続されて
いる。一方、トランシスタテマのドレインは演算増幅器
３１′の反転入力端（−）Ｋ接続され、トランジスタＴ
ｓのド”レインは電源ｖＤＤＶｃ接続嘔れ接続釦トラン
ジスタＴ　ｖ　　＠　Ｔ　＠のソースの接続接点にキャ
ノ９シタｄ、３．の他端が接続されている。そして、前
記トランジスタＴ、のダートは久ｐ、り入力端子１１５
に接続され、トランジスタ〒６　、〒雫のｆ−）は一括
されてりａ。

り入力端子１１４に接続され、トランジスタＴ１のダー
トはインバータＮＯＴを介してクロ。

り入力端子１１５に接続される。

したがって、クロ、り／量ルスφＩ−＠０”。

ｄ　、　ｗｍ　”　ｌ　”のと自トツンジスタ？、、？
、はオン状態、トランジスタＴ　＠　　ｅ　’ｒ　ｖは
オフ状態となり、第１０図（＆）の回、路状態と同じｋ
なる。

これに対してφ＠　讃＠１　’　ｓφ＠−＠Ｏ”のとき
ｋはトランシスタテ１ｅ　Ｔ　＠オフ状態ｔ　トランジ
スタＴａ、Ｔｗはオン状態とな〕、第９開缶）の回路状
態と同じＫなる。

まえ、スイ、チドキャ／ダシタ回路１１３において、’
ｒ＠ｅ’Ｔ＊ｊはＮｆヤネル型、Ｔｌ＠ｅ〒１３はＰチ
ャネル型の電界効果トランジスタであり、スイッチドキ
ャノシタ回路１１１と同様に構成されている。

なお、第１１図の（ロ）路においては、第１〜第４のス
イッチ回路として各１個のトランジスタを使用している
が、これに換えて他のアナログスイｖ−ｆ、９’０ＪＬ
ｌｄ　）　９ンスｌ、シ、ンｒ−）等のようなトランシ
スタスイ、テを用いても曳い。

第１２図は、この発明の他の実施例を示すもので、上記
第８図の回路におけるスイｙ　ｆ　ｌ’キャΔシタ回−
路ｒｘ、ｒｓ、ｖ４の電源ｖＤＤ”ＩＩＩ端子を入れ換
えたものである。このような構成において嶌上配実施例
と同様に、スイッチドキャノタシタ回路を等制約な抵抗
として動作させることができる。

なお、上述した各実施例において、演算増幅は種々変形
が可能であり、例えば降圧回路等の電流消費の少ない回
路を使用しても良いのはもちろんである。−また、入力
初段ＫＭＯ８）ランジスタを使用した演算増幅器３１の
場合、非反転入力端（＋）の入力インピーダンスはほぼ
無限大となるため、前記バイアス回路として入力インピ
ーダンスが高くても良く、このようなバイアス回路は消
費電流を少なくする９ことが十分可能である。

表お、上記バイアス回路の出力電位は、第７図における
電位Ｖ２．．と同電位であり、この電位を第７図の電位
ｖｒ、ｆとして使用することが考えられる。しかし、こ
のバイアス回路の出力電位は電源に比較して高インピー
ダンスであるため、スイッチドキャ／４シタの接点が接
続されるとこの電位が変化してしｔψ。このため、積分
定数が変化してしまうとと４１に１演算項幅器の非反転
入力の変化によってその出力を変化させるという誤動作
を生ずるので、実用上このような構成は不可能である。

したがって第９図に示した回路においては、演算増幅器
の非反転入力端のみにバイアス回路の出力電位を与え、
スイッチドキャΔシタ回路にはバイアス回路の出力電位
は使用していない。

以上脱勢した゛ようＫこの発明によれば、スイッチドキ
ャノタシタ回路の放電経路に対して演算増幅器用の電源
を使用し、且つこの演算増幅器用電源を用い−て演算増
幅器の非反転入力端にバイアスを印加す−るためのバイ
ア、ス回路を設けたスイッチドキャΔシタ積分器で低域
通過フィルタを構成したので、使用電源数を減少して単
−電源化でき、集積回路化に際して電源端子数が少なく
て済むので、集積回路化が容異な低域通過フィルタが得
られる。

【図面の簡単な説明】

第１図はスイ、チドキャノヤシタ回路の基本口・路の異
なる動作状態を示′す回路図、第２図は第１図の・等何
回路、第３図および第４図はそれぞれ従来のＺラー積分
器を示す回路図、第５図。 第６図はそれぞれ従来のスイッチドキャノ４シタ積分器
の異なる動作状態を示す回路図、第７図は従来の低域通
過フィルタの回路図、第８図はこの発明の一実施例に係
る低域通過フィルタを示す回路図、第９図、第１０図は
それぞれ上記第８図の回路動作を説明するための回路図
、第１１図は上記第８図の低域通過フィルタの具体的な
構成例を示す回路図、第１２図はこの発明の他の実施例
を示す回路図である。 Ｊ　１　、３　Ｊ’・・・演算増幅器、ｙｚ、ｒｓ、’
；ｒａ。 １２１．１１１，１１３−・・スイ、チドキャ／９シタ
回路、１１・・・入力端子、７　ｇ　−・・出力端子、
Ｃ、Ｃ、Ｃ・・・スイッチングキャ／＃シタ、易１１　
　　　．１２　　　　　Ｂ１

Claims (5)

【特許請求の範囲】
1. （１）　　第１の演算増幅器と、この演算増幅器の反転
   入力端と出力端との間に接続される第１のキャＩｌシタ
   と、入力信号電圧が印加される信号入力端子と上記演算
   増幅器の反転入力端との関に設けられる第１のスイッチ
   ドキャ／譬シタ回路と、上記第１の演算増幅器の出力信
   号が第２のスイッチドキャ／母シタ回路を介して反転入
   力端に供給される第２の演算増幅器と、上記第２の演算
   増幅器の反転入力端と出力端との間に接続される第２の
   キャノ譬シタと、上記第２の演算増幅器の出力端と上記
   第１の演算増幅器の反転入力端との間に接続される第３
   のスイ、チドキャノ々シタ回路と、この第３のスイッチ
   ドキャノ臂シタ回路に並列接続される第３のキャーシタ
   と、上記第１および第２の演算増幅器の非反転入力端に
   接続基れこの演算増幅器用の一方および他方の電源から
   所定の電位を得るバイアス回路とを具備することを特徴
   とする低域通過フィルタ。
2. （２）上記第１のスイッチドキャ／臂シタ回路は、第１
   のスイッチングキャパシタと、このスイッチングキャ・
   中シタの両１１に設けられ第１の動作期で上記信号入力
   端子と第１の演算増幅器の反転入力端との間にスイッチ
   ングキャパシタを接続し、第２の動作期でこのスイッチ
   ングキャパシタの両端を前記演算増幅器用の一方の電源
   に接続して短絡する回路を交互に形成するスイ。 チング手段とから成ることを特徴とする特許請求の範囲
   第１項記載の低域通過フィルタ。
3. （３）上記第２のスイッチドキャノ譬シタ回路は、第２
   のスイッチングキク／４シタと、このスイッチングキャ
   パシタの両端に設けられ第１の動作期で上記第２の演算
   増幅器の反転入力端と演算増幅器用の一方の電源との間
   にスイッチングキャパシタを接続し、第２の動作期で上
   記第１の演算増幅器の出力端と他方の電源との間にスイ
   ッチングキャパシタを接続する回路を交互に形成するス
   イッチング手段とから成ることを特徴とする特許請求の
   範囲第１項記載の低域通過フィルタ。
4. （４）上記第３のスイッチドキャノ臂シタ回路は、第３
   のスイッチングキャパシタと、このスイ。 チングキャノクシタの両端に設けられＩｌｌの動作期で
   上記第２の演算増幅器の出力端と上記第１の演算増幅器
   の反転入力端との間にスイッチングキャパシタを接続し
   、第２の動作期でこのスイッチングキャパシタの両端を
   前記演算増幅器用の一方の電源に接続して短絡する回路
   を交互に形成するスイッチング手段とから成ることを特
   徴とする特許請求の範囲第１項記載の低域通過フィルタ
   。
5. （５）上記バイアス回路は、上記演算増幅器用の一方お
   よび他方の電源間に直列接続された第１、第２の抵抗か
   ら成）、上記第１および第２の抵抗の接続点から所定の
   バイアスを得るように構成したことを特徴とする特許請
   求の範囲第　。 １項記載の低域通過フィルタ。