JPS5836849B2 - スイツチドキヤパシタフイルタ - Google Patents
スイツチドキヤパシタフイルタInfo
- Publication number
- JPS5836849B2 JPS5836849B2 JP10968478A JP10968478A JPS5836849B2 JP S5836849 B2 JPS5836849 B2 JP S5836849B2 JP 10968478 A JP10968478 A JP 10968478A JP 10968478 A JP10968478 A JP 10968478A JP S5836849 B2 JPS5836849 B2 JP S5836849B2
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- switched capacitor
- capacitor filter
- filter
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明はスイッチドキャパシタフィルタに関し、さらに
具体的に言うとスイッチドキャパシタを利用した積分器
を２個以上縦続接続して構威されたアナログ信号をサン
プルして炉波するフィルタに関するものである。
具体的に言うとスイッチドキャパシタを利用した積分器
を２個以上縦続接続して構威されたアナログ信号をサン
プルして炉波するフィルタに関するものである。
ＭＯＳモノリシツクフィルタの実現に適した方法として
スイッチドキャパシタを使用するＭＯＳサンプルドデー
タフィルタ（以下スイッチドキャパシタフィルタと称す
る。
スイッチドキャパシタを使用するＭＯＳサンプルドデー
タフィルタ（以下スイッチドキャパシタフィルタと称す
る。
）が研究されている。
（ Ｄａｖｉｄ Ｊ．ＡＩ１ｓｔａｔ ｅｔ ａｌ；”
Ｆｕｌｌｙ Ｉｎｔｅ−ｇｒａｌ Ｈｉｇｈ − Ｏ
ｒｄｅｒ ＮＭＯＳ Ｓａｍｐｌｅｄ Ｄａｔａ Ｌａ
−ｄｄｅｒ Ｆｉｌｔｅｒｓ ” ？ ＩＳＳＣＣ ７
８．ｐ．８２参照）以下スイッチドキャパシタフィルタ
の原理について説明する。
Ｆｕｌｌｙ Ｉｎｔｅ−ｇｒａｌ Ｈｉｇｈ − Ｏ
ｒｄｅｒ ＮＭＯＳ Ｓａｍｐｌｅｄ Ｄａｔａ Ｌａ
−ｄｄｅｒ Ｆｉｌｔｅｒｓ ” ？ ＩＳＳＣＣ ７
８．ｐ．８２参照）以下スイッチドキャパシタフィルタ
の原理について説明する。
スイッチドキャパシタフィルタは第１図ａの如く演算増
幅器１と抵抗Ｒ１とキャパシタＣ２により構或される積
分器において抵抗Ｒ１を第１図ｂのととくクロック周波
数ｆ。
幅器１と抵抗Ｒ１とキャパシタＣ２により構或される積
分器において抵抗Ｒ１を第１図ｂのととくクロック周波
数ｆ。
で動作するスイッチドキャパシタＣ１で置き換えた積分
器を用いて構或される。
器を用いて構或される。
この場合抵抗Ｒ１と容量ｃ１との間には
なる関係がある。
まず第１図ａにおいて積分器の入力電圧と出力電圧の比
（伝達関数）は次の式で表わされる。
（伝達関数）は次の式で表わされる。
１
但し α一− ， Ｓ ＝ ｊω
Ｒ１Ｃ２
また第１図ｂにおける積分器の入出力電圧の比（伝達関
数）は次の式で表わされる。
数）は次の式で表わされる。
但し
Ｚ
ｅ Ｊ２πｆ／ｆ ｏ
第（２）式および第（３）式はｆ／ｆｃが充分に小さい
ときはほゾ等価であるが第（２）式はＳ＝ｊωの関数で
あり第（３）式はＺ＝ｅＪ２πｆ／ｆｃの関数であるた
め厳密には異なる。
ときはほゾ等価であるが第（２）式はＳ＝ｊωの関数で
あり第（３）式はＺ＝ｅＪ２πｆ／ｆｃの関数であるた
め厳密には異なる。
両者の相異の根本は第１図ａの積分器の入力電圧の変化
に対して出力電圧は遅延なく伺らかの変化を示すのに対
して第１図ｂの積分１ 器においてはスイッチの動作時間Ｔ＝π（Ｚ変換形でＺ
−１）だけ遅延してか＼る変化を示すことに由来する。
に対して出力電圧は遅延なく伺らかの変化を示すのに対
して第１図ｂの積分１ 器においてはスイッチの動作時間Ｔ＝π（Ｚ変換形でＺ
−１）だけ遅延してか＼る変化を示すことに由来する。
この相異は積分器を多段接続して得られる回路にも同様
に起る。
に起る。
第１図ａの積分器は多段接続しても入力電圧の変化に対
して出力電圧は遅延なく伺らかの変化を示す。
して出力電圧は遅延なく伺らかの変化を示す。
これに対して第１図ｂの積分器を多段接続した第２図ａ
の回路においては各段のスイッチφ，のオンーオフのタ
イミングを変えると各積分器により生じる信号の遅延が
等価的に変化する。
の回路においては各段のスイッチφ，のオンーオフのタ
イミングを変えると各積分器により生じる信号の遅延が
等価的に変化する。
第２図ｂにサンプリングパルスφ１、入力信号Ｘ、出力
信号ｙ１，ｙ２の時間関係を示す。
信号ｙ１，ｙ２の時間関係を示す。
第２図ａにおいてスイッチφ１はクロツクパルスφ１の
電圧が低いときに左側（信号をサンプリング）に接続さ
れ、その電圧が低いときに右側（信号を積分）に接続さ
れているとする。
電圧が低いときに左側（信号をサンプリング）に接続さ
れ、その電圧が低いときに右側（信号を積分）に接続さ
れているとする。
このとき入力信号および出力信号はスイッチが左側から
右側へ切り替る直前の値（図示の時刻ｔ。
右側へ切り替る直前の値（図示の時刻ｔ。
，ｔ１，ｔ２，１３，１，）が次段の積分器にサンプリ
ングされることになる。
ングされることになる。
ところで、時間ｔ。
でサンプリングされた入力信号に対する第１段目の積分
器の出力信号ｙ１は時刻ｔ，において次段の積分器にサ
ンプリングされその入力信号となる。
器の出力信号ｙ１は時刻ｔ，において次段の積分器にサ
ンプリングされその入力信号となる。
したがって第１段目の積分器によって入出力信号間には
１クロツク時間（Ｚ変換形でＺ−１）の遅延が生じる。
１クロツク時間（Ｚ変換形でＺ−１）の遅延が生じる。
同様に第２段目の積分器の入出力時間にも１クロック時
間の遅れが生じる。
間の遅れが生じる。
したがってこのときの積分器の動作は前記の第（３）式
と同じ式で表わされる。
と同じ式で表わされる。
本発明の目的は多段構或されたスイッチドキャパシタフ
ィルタにおいて各段のスイッチのオンオフのタイミング
を交互に行なうことによって信号の遅延を減少せしめ良
好なフィルタの減衰特性をうるようにしたスイッチドキ
ャパシタフィルタを提供することにある。
ィルタにおいて各段のスイッチのオンオフのタイミング
を交互に行なうことによって信号の遅延を減少せしめ良
好なフィルタの減衰特性をうるようにしたスイッチドキ
ャパシタフィルタを提供することにある。
本発明によればキャパシタを有し且つ該キャパシタをス
イッチングする構戊を有する積分器を２個以上縦続接続
して構戒され、入力アナログ信号をサンプルして炉波す
るスイッチドキャパシタフィルタにおいて、前記縦続接
続された積分器の前記キャパシタのスイッチングのオン
オフを２相のクロックパルス（ Ｄａｔｅ ５ ０ ％
とする）を用い各段の前記積分器の信号のサンプリング
を位相をずらせて交互に行なうようにしたことを特徴と
するスイッチドキャパシタフィルタが提案される。
イッチングする構戊を有する積分器を２個以上縦続接続
して構戒され、入力アナログ信号をサンプルして炉波す
るスイッチドキャパシタフィルタにおいて、前記縦続接
続された積分器の前記キャパシタのスイッチングのオン
オフを２相のクロックパルス（ Ｄａｔｅ ５ ０ ％
とする）を用い各段の前記積分器の信号のサンプリング
を位相をずらせて交互に行なうようにしたことを特徴と
するスイッチドキャパシタフィルタが提案される。
以下本発明にか＼るスイッチドキャパシタフィルタの実
施例について詳細に説明する。
施例について詳細に説明する。
第３図ａに本発明にかＮる１実施例を示す。
第３図ａにおいては各段のスイッチは交互に動作する。
その模様を第３図ｂに示す。この場合初段の積分器２ａ
の出力は２分の１クロツク時間（ ｚ−Ｔ ）後に後段
の積分器２ｂでサンプリングされる。
の出力は２分の１クロツク時間（ ｚ−Ｔ ）後に後段
の積分器２ｂでサンプリングされる。
後段の積分器２ｂの出力信号も２分の１クロツク時間後
に帰還回路を介して初段の積分器２ａにサンプリングさ
れる。
に帰還回路を介して初段の積分器２ａにサンプリングさ
れる。
すなわち各段の積分器で生じる信号の遅れは２分の１ク
ロック時間である。
ロック時間である。
したがってこのときの積分器の伝達関数は（３）式の分
子のｚ−１をＺ−２に置き換えて． で表わされる。
子のｚ−１をＺ−２に置き換えて． で表わされる。
すなわち第２図ａおよび第３図ａにおける入力信号Ｘと
出力信号ｙ２との間の伝達関数は積分器をそれぞれ（３
）および（４）式とおいて求められるが積分器の式が異
なるためその減衰特性も異なる。
出力信号ｙ２との間の伝達関数は積分器をそれぞれ（３
）および（４）式とおいて求められるが積分器の式が異
なるためその減衰特性も異なる。
第３図ａ，ｂにおいてクロツクパルスを２相（φ１，φ
２）とし積分器の段数をｎとしたときクロツクパルスの
位相組み合せは２ｎ−１組存在する。
２）とし積分器の段数をｎとしたときクロツクパルスの
位相組み合せは２ｎ−１組存在する。
したがって伝達関数も同数存在する。
スイッチドキャパシタフィルタ回路を伝達関数がＳの関
数で表わされるＬＣフィルタから変換して求めた場合多
くの位相組合せの中からもとのＬＣフィルタの減衰特性
に最もよく近似した位相組合せを選ぶ必要がある。
数で表わされるＬＣフィルタから変換して求めた場合多
くの位相組合せの中からもとのＬＣフィルタの減衰特性
に最もよく近似した位相組合せを選ぶ必要がある。
本発明はこの目的のためにスイッチドキャパシタフイル
ムのクロックパルスの位相組合せをφ１，φ２交互にし
たことを特徴とする。
ムのクロックパルスの位相組合せをφ１，φ２交互にし
たことを特徴とする。
この発明の原理はもともと入出力信号の間に応答の空白
時間のないＳの伝達関数を応答の空白時間を含むＺの関
数で類似するとき入出力間の信号応答空白時間が最も小
さくなるようにクロツクパルスの位相を選んだことであ
る。
時間のないＳの伝達関数を応答の空白時間を含むＺの関
数で類似するとき入出力間の信号応答空白時間が最も小
さくなるようにクロツクパルスの位相を選んだことであ
る。
以下実施例について説明する。
第４図は６次ＬＣ低域炉波器の回路である。
このＬＣフィルタの特性を第９図の曲線■にて示す。
第４図の各節点および直列枝の電圧電流の関係を積分器
．加算器を含む回路で模擬すると第５図に示すごとき能
動はしご形回路が得られる。
．加算器を含む回路で模擬すると第５図に示すごとき能
動はしご形回路が得られる。
第５図の回路において−Ｓ−’（Ｓ＝ｊω）は積分器を
示し且つα１，α２，α３，α４，α５，αこ，α６，
β１およびβ２はそれぞれつぎのごとく表わされる。
示し且つα１，α２，α３，α４，α５，αこ，α６，
β１およびβ２はそれぞれつぎのごとく表わされる。
■
第５図中の積分器α２（−ｑ）を第１図ｂに示したスイ
ッチドキャパシタを用いて実現すると第６図の回路が得
られる。
ッチドキャパシタを用いて実現すると第６図の回路が得
られる。
第６図においては各段のクロックパルスの位置をφ１，
φ２交互にした場合を示している。
φ２交互にした場合を示している。
第６図が第４図に等価なスイッチドキャパシタフィルタ
である。
である。
第６図には各段のクロックパルスの位相がφ１，φ２交
互の場合が示してあるが本実施例においては段数が全部
で６段であるから２６−’＝３２通りの位相組合せが存
在する。
互の場合が示してあるが本実施例においては段数が全部
で６段であるから２６−’＝３２通りの位相組合せが存
在する。
これら３２通りの位相組合せについてスイッチドキャパ
シタフィルタのＺに関する伝達関数を求めその減衰特性
を計数した。
シタフィルタのＺに関する伝達関数を求めその減衰特性
を計数した。
１例として第７図および第８図にクロツクパルスの位相
がすべて同相の場合およびφ１，φ２が交互の場合のス
イッチドキャパシタフィルタのＺ関数で表わした等価回
路を、また第９図ＡおよびＢにおける曲線■■にこれか
ら計算した減衰特性を示す。
がすべて同相の場合およびφ１，φ２が交互の場合のス
イッチドキャパシタフィルタのＺ関数で表わした等価回
路を、また第９図ＡおよびＢにおける曲線■■にこれか
ら計算した減衰特性を示す。
この計算においてｆ Ｃ ＝ １ ２ ８ ｋＨｚとし
た。第９図Ａは綜合特性を示し第９図Ｂは綜合特性の一
部を拡大して示した図である。
た。第９図Ａは綜合特性を示し第９図Ｂは綜合特性の一
部を拡大して示した図である。
第９図Ａ，Ｂにおいて■はＬＣフィルタの特性を、■■
はクロックパルスの位相が交互の場合のスイッチドキャ
パシタフィルタの減衰特性を、■■はクロツクパルスの
位相がすべて同相の場合の減衰特性を示す。
はクロックパルスの位相が交互の場合のスイッチドキャ
パシタフィルタの減衰特性を、■■はクロツクパルスの
位相がすべて同相の場合の減衰特性を示す。
第９図ＡおよびＢ７＞４クロツクパルスφ１，φ２の位
相が交互の場合にはもとのＬＣフィルタの特性にほゾ一
致しているがクロツクパルスの位相が同相の場合には特
性が大きくずれていることがわかる。
相が交互の場合にはもとのＬＣフィルタの特性にほゾ一
致しているがクロツクパルスの位相が同相の場合には特
性が大きくずれていることがわかる。
他の３０組の位相組合わせの場合の減衰特性はこの両者
の中間の特性を示した。
の中間の特性を示した。
すなわち曲線■■は最良、曲線■■は最悪の特性であっ
た。
た。
この実例から本発明の効果が証明された。
第１図は本発明にかＸるスイッチドキャパシタフィルタ
に用いられる積分器の原理を説明する回路図、第２図は
従来のスイッチドキャパシタフィルタの回路図、第３図
は本発明にか＼るスイッチドキャパシタフィルタの回路
図、第４図は６次ＬＣ低域炉波器の回路図、第５図は第
４図の模擬能動はしご形回路、第６図は第５図中の積分
器をスイッチドキャパシタフィルタにて実現した等価回
路、第７図は第６図のスイッチドキャパシタフィルタの
スイッチがすべて同相とのきのＺ関数で表わした等価回
路、第８図は第６図のスイッチドキャパシタフィルタの
スイッチの位相がφ，，φ２交互のときのＺ関数で表わ
した等価回路、第９図は本発明にか＼るスイッチドキャ
パシタフィルタの減衰特性を理想フィルタおよび従来の
スイッチドキャパシタフィルタの特性と比較して示した
ダイアグラムである。 第３図ａ，ｂにおいて、φ１，φ２がクロツクパルスの
位相を示す。
に用いられる積分器の原理を説明する回路図、第２図は
従来のスイッチドキャパシタフィルタの回路図、第３図
は本発明にか＼るスイッチドキャパシタフィルタの回路
図、第４図は６次ＬＣ低域炉波器の回路図、第５図は第
４図の模擬能動はしご形回路、第６図は第５図中の積分
器をスイッチドキャパシタフィルタにて実現した等価回
路、第７図は第６図のスイッチドキャパシタフィルタの
スイッチがすべて同相とのきのＺ関数で表わした等価回
路、第８図は第６図のスイッチドキャパシタフィルタの
スイッチの位相がφ，，φ２交互のときのＺ関数で表わ
した等価回路、第９図は本発明にか＼るスイッチドキャ
パシタフィルタの減衰特性を理想フィルタおよび従来の
スイッチドキャパシタフィルタの特性と比較して示した
ダイアグラムである。 第３図ａ，ｂにおいて、φ１，φ２がクロツクパルスの
位相を示す。
Claims (1)
- １ キャパシタを有し且つ該キャパシタをスイッチング
する構或を有する積分器を２個以上縦続接続して構威さ
れ、入力アナログ信号をサンプルしてＦ波するスイッチ
ドキャパシタフィルタにおいて、前記縦続接続された積
分器の前記キャパシタのスイッチングのオンオフを２相
のクロックパルスを用い各段の前記積分器の色のサンプ
リングを位相をずらせて交互に行なうようにしたことを
特徴とするスイッチドキャパシタフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10968478A JPS5836849B2 (ja) | 1978-09-08 | 1978-09-08 | スイツチドキヤパシタフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10968478A JPS5836849B2 (ja) | 1978-09-08 | 1978-09-08 | スイツチドキヤパシタフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5537019A JPS5537019A (en) | 1980-03-14 |
| JPS5836849B2 true JPS5836849B2 (ja) | 1983-08-12 |
Family
ID=14516558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10968478A Expired JPS5836849B2 (ja) | 1978-09-08 | 1978-09-08 | スイツチドキヤパシタフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5836849B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62111468U (ja) * | 1985-12-28 | 1987-07-16 | ||
| JPS63144066U (ja) * | 1987-03-12 | 1988-09-22 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180221A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Switched capacitor |
| JPS58138434A (ja) * | 1982-02-15 | 1983-08-17 | 松下電工株式会社 | 血圧計 |
| JPS58138433A (ja) * | 1982-02-15 | 1983-08-17 | 松下電工株式会社 | 血圧計 |
| DE3325325C2 (de) | 1983-07-13 | 1985-05-09 | Siemens AG, 1000 Berlin und 8000 München | Aus Schaltern und Kondensatoren bestehende Filterschaltung |
-
1978
- 1978-09-08 JP JP10968478A patent/JPS5836849B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62111468U (ja) * | 1985-12-28 | 1987-07-16 | ||
| JPS63144066U (ja) * | 1987-03-12 | 1988-09-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5537019A (en) | 1980-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007299B1 (ko) | 반도체 집적회로 | |
| US4446438A (en) | Switched capacitor n-path filter | |
| US5675334A (en) | Analog to digital conversion system | |
| JPS6336580B2 (ja) | ||
| JPH0340972B2 (ja) | ||
| JPH02140009A (ja) | デジタルデシメーションフィルタ | |
| JP2977643B2 (ja) | アナログ‐ディジタル変換器 | |
| US5680072A (en) | Differential interpolating switched capacitor filter and method | |
| JPS6142449B2 (ja) | ||
| JP3465951B2 (ja) | 反転遅延回路 | |
| JPS6351571B2 (ja) | ||
| CA1233890A (en) | Decimating filter | |
| JPS6410131B2 (ja) | ||
| US5381356A (en) | Cascade digital filters for realizing a transfer function obtained by cascade-connecting moving average filters | |
| JPH04208716A (ja) | ディジタル―アナログ変換回路 | |
| JPH04312014A (ja) | スイッチトキャパシタフィルタおよびその回路 | |
| JP2664675B2 (ja) | バンドパスフイルタ | |
| JPS639683B2 (ja) | ||
| JPS59122216A (ja) | スイツチド・キヤパシタ・フイルタ | |
| JPS6138884B2 (ja) | ||
| JPS62145927A (ja) | デ−タ変換装置 | |
| JPS5883423A (ja) | スイツチド・キヤパシタ回路 | |
| Sohrabi et al. | High-order passive switched capacitor filter enabling implementation of complex conjugate poles | |
| JPS637487B2 (ja) | ||
| JPS6118212A (ja) | デイジタルフイルタ |