JPS6142714A - 多層導体膜構造体の製造方法 - Google Patents
多層導体膜構造体の製造方法Info
- Publication number
- JPS6142714A JPS6142714A JP59163620A JP16362084A JPS6142714A JP S6142714 A JPS6142714 A JP S6142714A JP 59163620 A JP59163620 A JP 59163620A JP 16362084 A JP16362084 A JP 16362084A JP S6142714 A JPS6142714 A JP S6142714A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor film
- multilayer
- etching
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
- H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Magnetic Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の分野］
本発明は、多層導体膜構造体の製造方法に関するもので
ある。さらに詳しくは、本発明は、多層構造の導体膜パ
ターン層からなり、かつ表面が平坦化された多層導体膜
構造体の製造方法に関するものである。
ある。さらに詳しくは、本発明は、多層構造の導体膜パ
ターン層からなり、かつ表面が平坦化された多層導体膜
構造体の製造方法に関するものである。
［発明の技術的背景］
近年、薄膜形成技術、フォトリソグラフィーおよびエツ
チング技術の発達によって、薄膜の微細パターンを利用
した種々の素子の作製およびその応用が可能となってい
る。そのような素子の例としては、ＩＣ，ＬＳＩ等の半
導体素子、液晶表示素子、薄ＩＩＩ磁気ヘッド、サーマ
ルヘッドなどが挙げられる。これらの素子のうちで、た
とえばＶＴＲ，デジタルオーディオテープ装置、磁気デ
ィスク装置などの磁気記録装置において使用される磁気
記録用の薄膜磁気ヘッドは、磁気記録装置の小型化に伴
なって、より小さくかつ高性能であることが望まれてい
る。そして特に、高い密度で記録媒体に記録することが
望まれているところから、狭ギャップ長、かつ狭トラツ
ク幅の磁気ヘッドの開発が求められている。また同時に
磁気ヘッドは高起磁力であることも要求されており、そ
のためにはマルチターン型であって、磁気回路の効率が
高いことが必要である。
チング技術の発達によって、薄膜の微細パターンを利用
した種々の素子の作製およびその応用が可能となってい
る。そのような素子の例としては、ＩＣ，ＬＳＩ等の半
導体素子、液晶表示素子、薄ＩＩＩ磁気ヘッド、サーマ
ルヘッドなどが挙げられる。これらの素子のうちで、た
とえばＶＴＲ，デジタルオーディオテープ装置、磁気デ
ィスク装置などの磁気記録装置において使用される磁気
記録用の薄膜磁気ヘッドは、磁気記録装置の小型化に伴
なって、より小さくかつ高性能であることが望まれてい
る。そして特に、高い密度で記録媒体に記録することが
望まれているところから、狭ギャップ長、かつ狭トラツ
ク幅の磁気ヘッドの開発が求められている。また同時に
磁気ヘッドは高起磁力であることも要求されており、そ
のためにはマルチターン型であって、磁気回路の効率が
高いことが必要である。
磁気記録用の薄膜磁気ヘッドは基本的には、ガラス、サ
ファイア等の基板上にパーマロイ、センダスト等の磁性
体膜からなる下部磁極と上部磁極が設けられ、その間に
ＡｆＬ、Ｃｕ、Ａｕ等の導体膜からなるコイルが絶縁層
を介して設けられた構造を有するものである。磁気ヘッ
ドは、上記の基板上に磁性体膜、絶縁層および導体膜を
それぞれ種々の製膜法（スパッタ法、蒸着法、メッキ法
など）で形成したのち、レジストを用いてパターニング
し、ケミカルエツチング、ドライエツチング等によって
それらの薄膜パターンを順次作製することにより、下部
磁極、上部磁極、電気絶縁層、コイル、フロントギャッ
プ膜などが設けられて製造される。
ファイア等の基板上にパーマロイ、センダスト等の磁性
体膜からなる下部磁極と上部磁極が設けられ、その間に
ＡｆＬ、Ｃｕ、Ａｕ等の導体膜からなるコイルが絶縁層
を介して設けられた構造を有するものである。磁気ヘッ
ドは、上記の基板上に磁性体膜、絶縁層および導体膜を
それぞれ種々の製膜法（スパッタ法、蒸着法、メッキ法
など）で形成したのち、レジストを用いてパターニング
し、ケミカルエツチング、ドライエツチング等によって
それらの薄膜パターンを順次作製することにより、下部
磁極、上部磁極、電気絶縁層、コイル、フロントギャッ
プ膜などが設けられて製造される。
このような多層構造の薄膜パターンからなる素子の製造
においては、一般に、下層に形成された薄膜パターンに
応じた凹凸の段差は絶縁性中間層等を介しても、その上
に設けられる薄膜の表面に現れやすい、このことは、よ
り上層に設けられる薄膜パターンのリソグラフィー精度
を低下させる原因となり、さらには得られる素子の性能
低下をもたらすものである。
においては、一般に、下層に形成された薄膜パターンに
応じた凹凸の段差は絶縁性中間層等を介しても、その上
に設けられる薄膜の表面に現れやすい、このことは、よ
り上層に設けられる薄膜パターンのリソグラフィー精度
を低下させる原因となり、さらには得られる素子の性能
低下をもたらすものである。
特に、多層コイルを有するマルチターン型薄膜磁気ヘッ
ドの製造においては、コイルとなる導体膜パターンが複
数層積層されるために、より上層の導体膜パターンを高
精度で形成することが困難となり、ヘッド効率（記録再
生効率）を低下させがちである。また、この上に設けら
れる上部磁極の表面にはこれらのコイルパターンに応じ
た凹凸が出現しやすいため、得られる磁気ヘッドの磁気
抵抗が高くなる傾向にあり、さらにその凹部においては
部分的に上部磁極と下部磁極との距離が短くなるために
磁束の漏れが起こり、このことによってもヘッド効率の
低下が生じる。
ドの製造においては、コイルとなる導体膜パターンが複
数層積層されるために、より上層の導体膜パターンを高
精度で形成することが困難となり、ヘッド効率（記録再
生効率）を低下させがちである。また、この上に設けら
れる上部磁極の表面にはこれらのコイルパターンに応じ
た凹凸が出現しやすいため、得られる磁気ヘッドの磁気
抵抗が高くなる傾向にあり、さらにその凹部においては
部分的に上部磁極と下部磁極との距離が短くなるために
磁束の漏れが起こり、このことによってもヘッド効率の
低下が生じる。
従って、上記のような多層構造の薄膜パターンによって
その上に設けられた薄膜表面に生じる凹凸を解消するこ
とは、薄膜磁気ヘッドなどの素子の製造において不可欠
なものである。
その上に設けられた薄膜表面に生じる凹凸を解消するこ
とは、薄膜磁気ヘッドなどの素子の製造において不可欠
なものである。
また、素子はできる限り小型でかつ薄型であることが要
求されている。従って、上記のような磁気ヘッドにおい
ても同様であり、特に高起磁力の点から多層コイルは高
密度で形成されることが望ましい。
求されている。従って、上記のような磁気ヘッドにおい
ても同様であり、特に高起磁力の点から多層コイルは高
密度で形成されることが望ましい。
［先行技術の説明］
」二記のような問題を解消するために、たとえば多層コ
イルの製造においては、平坦化された表面を有する多層
構造の薄膜パターンを形成する方法が各種提案されてい
る。たとえば、導体膜パターンからなる第一層上に絶縁
層を設けたのち、この上に第二層をリフトオフ法あるい
はベベルエツチング（ケミカルエツチング）法などによ
り形成する方法が提案されている。
イルの製造においては、平坦化された表面を有する多層
構造の薄膜パターンを形成する方法が各種提案されてい
る。たとえば、導体膜パターンからなる第一層上に絶縁
層を設けたのち、この上に第二層をリフトオフ法あるい
はベベルエツチング（ケミカルエツチング）法などによ
り形成する方法が提案されている。
リフトオフ法は、絶縁層上にリフト材からなる居を設け
、エツチングにより第一層ど同じ微細パターンからなる
リフト材層を形成したのち、このリフト材層および絶縁
層上に第一層と同厚の導体膜を成膜し、次いで剥離剤に
よりリフト材層およびその上の導体膜を除去（リフトオ
フ）することによって、第一層のｓ膜パターンの凹部に
第二層のｔｍ！パターンを形成する方法である。しかし
ながら、この方法では絶縁層と第二層の薄膜パターンと
の間にＶ字型の溝ができるために表面の充分な平坦化が
実現しがたく、またエツチング工程で厳密な位置合わせ
をする必要があり、さらにリフト材を除去するための処
理工程が複雑であるなどの欠点がある。
、エツチングにより第一層ど同じ微細パターンからなる
リフト材層を形成したのち、このリフト材層および絶縁
層上に第一層と同厚の導体膜を成膜し、次いで剥離剤に
よりリフト材層およびその上の導体膜を除去（リフトオ
フ）することによって、第一層のｓ膜パターンの凹部に
第二層のｔｍ！パターンを形成する方法である。しかし
ながら、この方法では絶縁層と第二層の薄膜パターンと
の間にＶ字型の溝ができるために表面の充分な平坦化が
実現しがたく、またエツチング工程で厳密な位置合わせ
をする必要があり、さらにリフト材を除去するための処
理工程が複雑であるなどの欠点がある。
また、ベベルエツチング法では、まず絶縁層上に第一層
と同厚で導体膜を設け、・この上にさらにフォトレジス
ト層を設けたのち、第一層の薄膜パターンの凸部の中央
部分に相当する位置をエツチングしてレジストパターン
を形成する。そして次に、このレジストパターンを利用
して導体膜の凸部に好適なエツチング条件でベベルエツ
チングを行なったのち、レジストを除去することによっ
て、第一層の薄膜パターンの凹部に第二層の薄膜パター
ンを形成する方法である。この方法においては、レジス
トパターンを形成するための位置合わせが容易ではなく
、また好適なエツチング条件を選択することが難しく、
結果として第二層の薄１１！１！パターンには逆Ｖ字型
の突起が残るために完全な平面を形成することが困難で
あるという問題がある。
と同厚で導体膜を設け、・この上にさらにフォトレジス
ト層を設けたのち、第一層の薄膜パターンの凸部の中央
部分に相当する位置をエツチングしてレジストパターン
を形成する。そして次に、このレジストパターンを利用
して導体膜の凸部に好適なエツチング条件でベベルエツ
チングを行なったのち、レジストを除去することによっ
て、第一層の薄膜パターンの凹部に第二層の薄膜パター
ンを形成する方法である。この方法においては、レジス
トパターンを形成するための位置合わせが容易ではなく
、また好適なエツチング条件を選択することが難しく、
結果として第二層の薄１１！１！パターンには逆Ｖ字型
の突起が残るために完全な平面を形成することが困難で
あるという問題がある。
［発明の要旨］
本発明者は、従来の多層導体膜構造体の製造法に附随す
る上記のような問題点、特に薄膜磁気ヘッドの多層コイ
ルの製造法における問題点の解決を目的として鋭意研究
を行なった結果、第一層の薄膜パターンの上に絶縁性中
間層を介して付設された、該第一層のパターンに対応す
る凹凸を有する第二薄膜パターン層形成用導体膜の上に
、樹脂層を設けて平面を形成したのち、この樹脂層およ
び該導体膜の凸部を同速度でエツチングして表面が平坦
化された第二薄膜パターン層を形成することにより、前
記の問題点の解決あるいは低減が実現することを見出し
、本発明に到達した。
る上記のような問題点、特に薄膜磁気ヘッドの多層コイ
ルの製造法における問題点の解決を目的として鋭意研究
を行なった結果、第一層の薄膜パターンの上に絶縁性中
間層を介して付設された、該第一層のパターンに対応す
る凹凸を有する第二薄膜パターン層形成用導体膜の上に
、樹脂層を設けて平面を形成したのち、この樹脂層およ
び該導体膜の凸部を同速度でエツチングして表面が平坦
化された第二薄膜パターン層を形成することにより、前
記の問題点の解決あるいは低減が実現することを見出し
、本発明に到達した。
すなわち本発明は、導体１１０パタ一ン層を少なくとも
二層布する表面が平坦な多層構造体を製造する方法にお
いて、 １）基板もしくは基板上に設けられた層の上に第一導体
膜パターン層を形成する工程；２）該第一導体膜パター
ン層上に絶縁性中間層を介して導体膜を付設する工程； ３）該導体膜上に樹脂層を設けて平坦な表面を形成する
工程；および、 ４）該樹脂層、および第一導体膜パターン層上の導体膜
をエツチングすることにより第二導体膜パターン層を形
成する工程； を含むことを特徴とする多層導体膜構造体の製造方法を
提供するものである。
二層布する表面が平坦な多層構造体を製造する方法にお
いて、 １）基板もしくは基板上に設けられた層の上に第一導体
膜パターン層を形成する工程；２）該第一導体膜パター
ン層上に絶縁性中間層を介して導体膜を付設する工程； ３）該導体膜上に樹脂層を設けて平坦な表面を形成する
工程；および、 ４）該樹脂層、および第一導体膜パターン層上の導体膜
をエツチングすることにより第二導体膜パターン層を形
成する工程； を含むことを特徴とする多層導体膜構造体の製造方法を
提供するものである。
本発明の多層導体膜構造体の製造方法は、用いる樹脂、
エツチング方法およびその条件を好適に選ぶことにより
、第一層の導体膜パターン層に対応する複雑な位置合わ
せ操作を全く必要とせずに精度高く多層構造の導体膜パ
ターンを形成することができるものであり、また同時に
その表面の平坦化を達成することができるものである。
エツチング方法およびその条件を好適に選ぶことにより
、第一層の導体膜パターン層に対応する複雑な位置合わ
せ操作を全く必要とせずに精度高く多層構造の導体膜パ
ターンを形成することができるものであり、また同時に
その表面の平坦化を達成することができるものである。
また、レジストを利用するパターニングなどを行なう必
要がないため、より上層（第二層）の導体膜パターン層
の形成工程を著しく簡略化させることができ、かつこの
形成工程は高度の技術を要しないものである。
要がないため、より上層（第二層）の導体膜パターン層
の形成工程を著しく簡略化させることができ、かつこの
形成工程は高度の技術を要しないものである。
とりわけ、薄ＩＩ！Ｉ！磁気ヘッドなどの多層コイルの
製造においては、第一層の導体膜パターンの凹部を埋め
るように第二層の導体膜パターンを形成することにより
、高密度のコイルを製造することができる。さらに、得
られる第二導体膜パターン層の表面は平坦化されている
ので本発明の操作を繰り返し適用することにより、表面
が平坦化された三層以上の多層構造のコイルを容易に製
造することが可能である。
製造においては、第一層の導体膜パターンの凹部を埋め
るように第二層の導体膜パターンを形成することにより
、高密度のコイルを製造することができる。さらに、得
られる第二導体膜パターン層の表面は平坦化されている
ので本発明の操作を繰り返し適用することにより、表面
が平坦化された三層以上の多層構造のコイルを容易に製
造することが可能である。
［発明の構成］
添付図面を参照しながら本発明の詳細な説明する。
第１図（ａ）〜（ｅ）は、本発明の多層導体膜構造体の
製造工程の態様を説明するための断面図である。
製造工程の態様を説明するための断面図である。
まず、基板もしくは基板上に設けられた暦（たとえば、
磁極などの磁気的もしくは電気的機能を有する層）上に
、Ａｉ、Ｃｕ、Ａｕ、パーマロイ等の導体膜をスパッタ
リングなどにより成膜する。膜厚は０−５〜Ｂｐｍの範
囲であるのが好ましい、この導体膜をレジストパターン
の存在下にエツチングすることにより第一導体膜パター
ン層１１を形成する［第１図（ａ）］ 。
磁極などの磁気的もしくは電気的機能を有する層）上に
、Ａｉ、Ｃｕ、Ａｕ、パーマロイ等の導体膜をスパッタ
リングなどにより成膜する。膜厚は０−５〜Ｂｐｍの範
囲であるのが好ましい、この導体膜をレジストパターン
の存在下にエツチングすることにより第一導体膜パター
ン層１１を形成する［第１図（ａ）］ 。
次に、第一導体膜パターン９１１上にＳ ｉｏｚなどの
絶縁材料からなる絶縁性中ＭＪ暦１２を設ける［第１図
（ｂ）］、さらに、前記と同様の導体膜１３を第一導体
膜パターン層の層厚と同一またはそれ以上の厚さに成膜
する。得られた導体膜１３の表面は、第一導体膜パター
ン層１１に対応した凹凸を有している［第１図（Ｃ）］
。
絶縁材料からなる絶縁性中ＭＪ暦１２を設ける［第１図
（ｂ）］、さらに、前記と同様の導体膜１３を第一導体
膜パターン層の層厚と同一またはそれ以上の厚さに成膜
する。得られた導体膜１３の表面は、第一導体膜パター
ン層１１に対応した凹凸を有している［第１図（Ｃ）］
。
次いで導体膜１３上に樹脂をスピンコーティングなどに
よって塗布することにより、樹脂層１４を設けてその表
面を平坦化する［第１図（ｄ）］、この樹脂層の層厚は
、導体膜１３の凹凸、すなわち第一導体膜パターンＭｌ
ｌの凹凸の段差によって規定されるが、一般には凹部で
１〜２０ルｍの範囲にあるのが好ましい。
よって塗布することにより、樹脂層１４を設けてその表
面を平坦化する［第１図（ｄ）］、この樹脂層の層厚は
、導体膜１３の凹凸、すなわち第一導体膜パターンＭｌ
ｌの凹凸の段差によって規定されるが、一般には凹部で
１〜２０ルｍの範囲にあるのが好ましい。
本発明の上記樹脂層の形成に用いられる樹脂の例として
は、キノン・ジアザイド系フォトレジストあるいはポリ
イミド（ＰＩＱ）を挙げることができる。キノン拳ジア
ザイド系フォトレジストの具体的な例としては、ＡＺ−
１３５０Ｊ、ＡＺ−１３７０、ＡＺ−１３７５等のＡＺ
−１３００シリーズ；およびＡＺ−１４５０Ｊ、ＡＺ−
１４７０等のＡＺ−１４００シリーズ（ヘキスト社製）
を挙げることができる。ただし、本発明においては、こ
の樹脂と、下層に設けられた導体膜とが同速度でエツチ
ングされるように、使用される樹脂は下層の導体膜の種
類、エツチング方法およびエツチング条件などに応じて
好適に選択しなければならない、また、樹脂は上記のも
のに限定されるものではなく、下層の導体膜と同速度で
エツチングすることが可能である限り適当な樹脂を使用
することができる。
は、キノン・ジアザイド系フォトレジストあるいはポリ
イミド（ＰＩＱ）を挙げることができる。キノン拳ジア
ザイド系フォトレジストの具体的な例としては、ＡＺ−
１３５０Ｊ、ＡＺ−１３７０、ＡＺ−１３７５等のＡＺ
−１３００シリーズ；およびＡＺ−１４５０Ｊ、ＡＺ−
１４７０等のＡＺ−１４００シリーズ（ヘキスト社製）
を挙げることができる。ただし、本発明においては、こ
の樹脂と、下層に設けられた導体膜とが同速度でエツチ
ングされるように、使用される樹脂は下層の導体膜の種
類、エツチング方法およびエツチング条件などに応じて
好適に選択しなければならない、また、樹脂は上記のも
のに限定されるものではなく、下層の導体膜と同速度で
エツチングすることが可能である限り適当な樹脂を使用
することができる。
次に、得られた樹脂層１４、および導体膜１３の凸部（
樹脂層および第一導体膜パターン層上に存在する導体膜
）のエツチングを行なう、エツチングはたとえば、イオ
ンミリングによるエツチング（イオンビームエツチング
）あるいはスパッタエツチングにより行なうことができ
る。
樹脂層および第一導体膜パターン層上に存在する導体膜
）のエツチングを行なう、エツチングはたとえば、イオ
ンミリングによるエツチング（イオンビームエツチング
）あるいはスパッタエツチングにより行なうことができ
る。
イオンビームエツチングは、たとえば不活性Ａｒ４″イ
オンビームを上記樹脂層の表面に一定の入射角度で照射
することにより行なわれる。すなわち、樹脂層および下
層の導体膜のエツチング速度をできる限り等しくして、
樹脂部分と導体膜部分とが同じ厚さでエツチングされる
ようにするために、イオンビームの入射角度を設定する
必要がある。
オンビームを上記樹脂層の表面に一定の入射角度で照射
することにより行なわれる。すなわち、樹脂層および下
層の導体膜のエツチング速度をできる限り等しくして、
樹脂部分と導体膜部分とが同じ厚さでエツチングされる
ようにするために、イオンビームの入射角度を設定する
必要がある。
また、スパッタエツチングは、たとえば不活性Ａｒガス
をグロー放電等によりイオン化したのち上記樹脂層表面
に照射することにより行なうことができる。この方法に
よれば放電されるイオンに方向性がなく、また物質に対
するエツチング速度に選択性がないため、上記のような
異なる物質を同速度でエツチングすることができる。
をグロー放電等によりイオン化したのち上記樹脂層表面
に照射することにより行なうことができる。この方法に
よれば放電されるイオンに方向性がなく、また物質に対
するエツチング速度に選択性がないため、上記のような
異なる物質を同速度でエツチングすることができる。
エツチングは、絶縁性中間＠１２の表面が露出するまで
行なわれる［第１図（ｅ）］ 、このようにして第二導
体膜パターン層１３“を形成する。
行なわれる［第１図（ｅ）］ 、このようにして第二導
体膜パターン層１３“を形成する。
本発明の多層導体膜構造体の製造方法は、前述の薄膜磁
気ヘッド、半導体素子などの微細パターン加工技術を要
する製造方法において利用することができるものである
。特にマルチターン型薄膜磁気ヘッドの製造においては
、多層コイルを形成する際に好適に利用することができ
る。
気ヘッド、半導体素子などの微細パターン加工技術を要
する製造方法において利用することができるものである
。特にマルチターン型薄膜磁気ヘッドの製造においては
、多層コイルを形成する際に好適に利用することができ
る。
以下に本発明の実施例を記載する。
［実施例］
（１）イオンビームエツチングにおける入射角度の決定
サファイア基板の上にＣｕをスパッタリングにより約５
ｐｍの厚さに成膜して試料を作成した。
ｐｍの厚さに成膜して試料を作成した。
この試料の表面に、不活性Ａｒガスを用いてカウフマン
型イオン源により発生させたＡｒ”イオンビームを入射
角度（面の垂線に対する角度）を０〜８０度の範囲で変
化させて照射し、イオンビームエツチングを行なった。
型イオン源により発生させたＡｒ”イオンビームを入射
角度（面の垂線に対する角度）を０〜８０度の範囲で変
化させて照射し、イオンビームエツチングを行なった。
エツチングは、初期真空度１．５Ｘ１０’−”Ｔｏｒｒ
以上、Ａｒガス導入後の真空度５ Ｘ ｌ Ｏ−’Ｔｏ
ｒｒ、イオン加速電圧０．９５ＫＶ、イオン電流密度０
．５８ｍＡ／ｃｒｎ”の条件で行なわれた。そして、Ｃ
ｕのエツチング速度を測定した。
以上、Ａｒガス導入後の真空度５ Ｘ ｌ Ｏ−’Ｔｏ
ｒｒ、イオン加速電圧０．９５ＫＶ、イオン電流密度０
．５８ｍＡ／ｃｒｎ”の条件で行なわれた。そして、Ｃ
ｕのエツチング速度を測定した。
次に、サファイア基板上にキノン争ジアザイド系フォト
レジスト（ＡＺ−１３５０Ｊ、ヘキスト社製）をスピン
コーティングにより約５１Ｌｍの厚さに塗布した。その
のち、１３０℃の温度で３０分間ベーキングを行なって
試料を作成した。この試料の表面に上記と同様にしてＡ
ｒ＋イオンビームによるエツチングを行ない、フォトレ
ジストのエツチング速度を測定した。
レジスト（ＡＺ−１３５０Ｊ、ヘキスト社製）をスピン
コーティングにより約５１Ｌｍの厚さに塗布した。その
のち、１３０℃の温度で３０分間ベーキングを行なって
試料を作成した。この試料の表面に上記と同様にしてＡ
ｒ＋イオンビームによるエツチングを行ない、フォトレ
ジストのエツチング速度を測定した。
更に、Ｃｕの代りにＡｉ、Ａｕおよびパーマロイ（Ｎｉ
ｅＦｅ合金）を用いること以外は、上記と同様にして試
料を作成したのちイオンビームエツチングを行ない、そ
れぞれのエツチング速度を測定した。
ｅＦｅ合金）を用いること以外は、上記と同様にして試
料を作成したのちイオンビームエツチングを行ない、そ
れぞれのエツチング速度を測定した。
得られた結果を第２図にグラフの形で示す。
第２図は、Ｃｕ、ＡＸ、Ａｕ、パーマロイおよびフォト
レジストそれぞれについて、横軸にイオンビームの入射
角度をとり、縦軸にエツチング速度をとった時の関係を
示す。
レジストそれぞれについて、横軸にイオンビームの入射
角度をとり、縦軸にエツチング速度をとった時の関係を
示す。
１：Ｃｕについてのイオンビームの入射角度とエツチン
グ速度との関係を示すグラフ ２：Ａｕについてのイオンビームの入射角度とエツチン
グ速度との関係を示すグラフ ３：パーマロイについてのイオンビームの入射角度とエ
ツチング速度との関係を示すグラフ４：Ａｕについての
イオンビームの入射角度とエツチング速度との関係を示
すグラフ ５：フォトレジスト（ＡＺ−１３５０Ｊ）についてのイ
オンビームの入射角度とエツチング速度との関係を示す
グラフ 第２図に示された結果から明らかなように、Ａｒ＋イオ
ンビームによるフォトレジスト（ＡＺ−１３５０Ｊ）の
エツチング速度はその入射角度に対する依存性が大きく
、従ってＡｒ＋イオンビームの入射角度が約５０度であ
る場合にＣｕとフォトレジストとのエツチング速度は等
しくなる。
グ速度との関係を示すグラフ ２：Ａｕについてのイオンビームの入射角度とエツチン
グ速度との関係を示すグラフ ３：パーマロイについてのイオンビームの入射角度とエ
ツチング速度との関係を示すグラフ４：Ａｕについての
イオンビームの入射角度とエツチング速度との関係を示
すグラフ ５：フォトレジスト（ＡＺ−１３５０Ｊ）についてのイ
オンビームの入射角度とエツチング速度との関係を示す
グラフ 第２図に示された結果から明らかなように、Ａｒ＋イオ
ンビームによるフォトレジスト（ＡＺ−１３５０Ｊ）の
エツチング速度はその入射角度に対する依存性が大きく
、従ってＡｒ＋イオンビームの入射角度が約５０度であ
る場合にＣｕとフォトレジストとのエツチング速度は等
しくなる。
また、Ａｌおよびパーマロイに対しては、イオンビーム
の入射角度が約４５度である場合にエツチング速度は同
等となり、さらにＡｕに対しては、イオンビームの入射
角度が約６０度である場合にエツチング速度は同等とな
ることが判明した。
の入射角度が約４５度である場合にエツチング速度は同
等となり、さらにＡｕに対しては、イオンビームの入射
角度が約６０度である場合にエツチング速度は同等とな
ることが判明した。
（２）多層コイルの製造
サファイア基板の上に、Ｃｕ導体膜をスパッタリングに
より成膜した。この導体ｎλ上にポジ型フォトレジスト
（ＡＺ−１３５０にヘキスト社製）を塗布したのち、ポ
ジ型フォトマスクを用いて露光現像し、エツチングによ
りパターン加工を行なうことにより、凸部の厚さが２１
Ｌｍ、線幅が５μｍ、ｌ−ｊよびその間隔が５ルｍのコ
イルパターンを形成した。このＣｕからなるコイルパタ
ーン（第一導体膜パターン層）の上に５ｉＣ）２をスパ
ッタリングにより成膜して層厚が１ルｍの絶ｔ＆層を設
けた。
より成膜した。この導体ｎλ上にポジ型フォトレジスト
（ＡＺ−１３５０にヘキスト社製）を塗布したのち、ポ
ジ型フォトマスクを用いて露光現像し、エツチングによ
りパターン加工を行なうことにより、凸部の厚さが２１
Ｌｍ、線幅が５μｍ、ｌ−ｊよびその間隔が５ルｍのコ
イルパターンを形成した。このＣｕからなるコイルパタ
ーン（第一導体膜パターン層）の上に５ｉＣ）２をスパ
ッタリングにより成膜して層厚が１ルｍの絶ｔ＆層を設
けた。
次に、前記と同様にＣｕ導体膜をスパッタリングにより
２ｇｍの膜厚に成膜した。さらに、このＣｕ導体膜上に
フォトレジスト（ＡＺ−１３５０にヘキスト社製）をス
ピンコーティングすることによって塗布したのち１３０
℃の温度で３０分間のベーキングを行なうことにより５
ＩＬｍの層厚に成膜し、平坦化された表面を得た。
２ｇｍの膜厚に成膜した。さらに、このＣｕ導体膜上に
フォトレジスト（ＡＺ−１３５０にヘキスト社製）をス
ピンコーティングすることによって塗布したのち１３０
℃の温度で３０分間のベーキングを行なうことにより５
ＩＬｍの層厚に成膜し、平坦化された表面を得た。
次いで、前記のＡｒ“イオンビームを、このフォトレジ
スト層表面に５０度の入射角度で入射させて、前記と同
一の条件で約８０分間イオンビームエツチングを行なっ
た。このようにして、５ｉ０２の絶縁層が現れるまでエ
ツチングを行なうことによりＣｕからなるコイルパター
ン（第二導体１１ＱパターンＦ！りを形成した。得られ
た表面はＣｕとＳ ｉ ０２とがパターン状に展開され
、かつ平坦化されていた。
スト層表面に５０度の入射角度で入射させて、前記と同
一の条件で約８０分間イオンビームエツチングを行なっ
た。このようにして、５ｉ０２の絶縁層が現れるまでエ
ツチングを行なうことによりＣｕからなるコイルパター
ン（第二導体１１ＱパターンＦ！りを形成した。得られ
た表面はＣｕとＳ ｉ ０２とがパターン状に展開され
、かつ平坦化されていた。
以上に説明したように、本発明によれば表面が平坦化さ
れた多層コイルを容易に製造することができる。従って
、その後の導体膜形成および微細加工の精度が高くなる
。さらには得られる導体膜磁気ヘッドは極めて精度の良
いプレーナー構造のヘッドとなる。そして、プレーナー
構造を具備することから、多層構造のヘッドであっても
作成が容易であり、かつ凹部がなくなるために従来にお
いて問題であった上！磁極の凹部における磁束の漏れが
なくなり、ヘッド効率が著しく良好となるとの利点があ
る。
れた多層コイルを容易に製造することができる。従って
、その後の導体膜形成および微細加工の精度が高くなる
。さらには得られる導体膜磁気ヘッドは極めて精度の良
いプレーナー構造のヘッドとなる。そして、プレーナー
構造を具備することから、多層構造のヘッドであっても
作成が容易であり、かつ凹部がなくなるために従来にお
いて問題であった上！磁極の凹部における磁束の漏れが
なくなり、ヘッド効率が著しく良好となるとの利点があ
る。
第１図（ａ）〜（ｅ）は、本発明の多層導体膜構造体の
製造工程を説明する断面図である。 １１：第一導体膜パターン層、１２：絶縁性中間層、１
３：導体膜、１４：樹脂層、１３゛：第二導体膜パター
ン層 第２図は、Ｃｕ（グラフ−１）、Ａ文（グラフ−２）、
パーマロイ（グラフ−３）、Ａｕ（グラフ−４）および
フォトレジスト（グラフ−５）それぞれについて、横軸
にイオンビームの入射角度をとり、縦軸にエツチング速
度をとった時の関係を示す図である。 第１図 第 ２ 図
製造工程を説明する断面図である。 １１：第一導体膜パターン層、１２：絶縁性中間層、１
３：導体膜、１４：樹脂層、１３゛：第二導体膜パター
ン層 第２図は、Ｃｕ（グラフ−１）、Ａ文（グラフ−２）、
パーマロイ（グラフ−３）、Ａｕ（グラフ−４）および
フォトレジスト（グラフ−５）それぞれについて、横軸
にイオンビームの入射角度をとり、縦軸にエツチング速
度をとった時の関係を示す図である。 第１図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、導体膜パターン層を少なくとも二層有する表面が平
坦な多層構造体を製造する方法において１）基板もしく
は基板上に設けられた層の上に第一導体膜パターン層を
形成する工程； ２）該第一導体膜パターン層上に絶縁性中間層を介して
導体膜を付設する工程； ３）該導体膜上に樹脂層を設けて平坦な表面を形成する
工程；および、 ４）該樹脂層、および第一導体膜パターン層上の導体膜
をエッチングすることにより第二導体膜パターン層を形
成する工程； を含むことを特徴とする多層導体膜構造体の製造方法。 ２、上記導体膜が、絶縁性中間層上に第一導体膜パター
ン層の層厚と同一もしくはそれ以上の膜厚で設けられ、
かつその表面の凹凸の段差が０．５〜８μｍの範囲にあ
り、そして上記樹脂層の層厚が凹部で１〜２０μｍの範
囲にあることを特徴とする特許請求の範囲第１項記載の
多層導体膜構造体の製造方法。 ３、上記導体膜がＣｕ、Ａｌ、Ａｕ、パーマロイおよび
これらから選ばれた少なくとも一種の金属を主成分とす
る合金からなる導電性金属膜であり、かつ上記樹脂層が
キノン・ジアザイド系フォトレジスト層であることを特
徴とする特許請求の範囲第１項記載の多層導体膜構造体
の製造方法。 ４、上記エッチングが、イオンビームエッチングもしく
はスパッタエッチングにより行なわれることを特徴とす
る特許請求の範囲第１項記載の多層構造体の製造方法。 ５、上記１）〜４）の工程を少なくとも二回繰り返すこ
とを特徴とする特許請求の範囲第１項記載の多層導体膜
構造体の製造方法。 ６、上記多層導体膜構造体が、薄膜磁気ヘッドにおける
多層コイルであることを特徴とする特許請求の範囲第１
項乃至第５項のいずれかの項記載の多層導体膜構造体の
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59163620A JPS6142714A (ja) | 1984-08-02 | 1984-08-02 | 多層導体膜構造体の製造方法 |
| US06/760,034 US4614563A (en) | 1984-08-02 | 1985-07-29 | Process for producing multilayer conductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59163620A JPS6142714A (ja) | 1984-08-02 | 1984-08-02 | 多層導体膜構造体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6142714A true JPS6142714A (ja) | 1986-03-01 |
Family
ID=15777388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59163620A Pending JPS6142714A (ja) | 1984-08-02 | 1984-08-02 | 多層導体膜構造体の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4614563A (ja) |
| JP (1) | JPS6142714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6332713A (ja) * | 1986-07-25 | 1988-02-12 | Nec Kansai Ltd | 薄膜磁気ヘツドの製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299251A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 半導体装置の製造方法 |
| EP0302647A1 (en) * | 1987-08-03 | 1989-02-08 | AT&T Corp. | Aluminum plug using insulating sidewall space |
| US4956313A (en) * | 1987-08-17 | 1990-09-11 | International Business Machines Corporation | Via-filling and planarization technique |
| US4856181A (en) * | 1987-09-24 | 1989-08-15 | Simens Aktiengesellschaft | Method for manufacturing terminal contacts for thin-film magnetic heads |
| US5488394A (en) * | 1988-01-05 | 1996-01-30 | Max Levy Autograph, Inc. | Print head and method of making same |
| US5162191A (en) * | 1988-01-05 | 1992-11-10 | Max Levy Autograph, Inc. | High-density circuit and method of its manufacture |
| US4897676A (en) * | 1988-01-05 | 1990-01-30 | Max Levy Autograph, Inc. | High-density circuit and method of its manufacture |
| DE3842246C2 (de) * | 1988-12-15 | 1996-02-01 | Siemens Ag | Verfahren zur exakten Ausfüllung einer wannenartigen Vertiefung |
| JP2594646B2 (ja) * | 1989-08-17 | 1997-03-26 | シャープ株式会社 | サーマルヘッドの製造方法 |
| JPH07111962B2 (ja) | 1992-11-27 | 1995-11-29 | 日本電気株式会社 | 選択平坦化ポリッシング方法 |
| US5932396A (en) * | 1996-10-18 | 1999-08-03 | Tdk Corporation | Method for forming magnetic poles in thin film magnetic heads |
| JP4775806B2 (ja) * | 2004-02-10 | 2011-09-21 | Ｔｄｋ株式会社 | 磁気記録媒体の製造方法 |
| JP4008420B2 (ja) * | 2004-02-23 | 2007-11-14 | Ｔｄｋ株式会社 | 磁気記録媒体の製造方法 |
| US8262918B1 (en) * | 2009-03-25 | 2012-09-11 | Western Digital (Fremont), Llc | Methods of producing damascene main pole for perpendicular magnetic recording head |
| US10062505B1 (en) | 2015-12-30 | 2018-08-28 | Hrl Laboratories, Llc | Laminated conductors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3671312A (en) * | 1970-07-29 | 1972-06-20 | Tokyo Shibaura Electric Co | Method for manufacturing magnetic thin film element |
| US4119483A (en) * | 1974-07-30 | 1978-10-10 | U.S. Philips Corporation | Method of structuring thin layers |
| NL7709481A (nl) * | 1977-08-29 | 1979-03-02 | Philips Nv | Werkwijze voor het vervaardigen van een dunne film magneetkop en dunne film magneetkop ver- vaardigd met behulp van de werkwijze. |
| JPS5518062A (en) * | 1978-07-26 | 1980-02-07 | Fujitsu Ltd | Method of etching silicon oxide thin film |
| US4501060A (en) * | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
-
1984
- 1984-08-02 JP JP59163620A patent/JPS6142714A/ja active Pending
-
1985
- 1985-07-29 US US06/760,034 patent/US4614563A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6332713A (ja) * | 1986-07-25 | 1988-02-12 | Nec Kansai Ltd | 薄膜磁気ヘツドの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4614563A (en) | 1986-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586196B2 (ja) | 読取りトラック幅画定層をもつ読取りヘッド | |
| JP2000163713A (ja) | 薄膜磁気ヘッドの上部磁極層の形成方法、段差を有する表面の段差底部上に高アスペクト比微細ブロックパターンを形成する方法、並びに、薄膜磁気ヘッド | |
| US4614563A (en) | Process for producing multilayer conductor structure | |
| JPS62245509A (ja) | 薄膜磁気ヘツドの製造方法 | |
| US5372843A (en) | Process for producing a magnetic recording medium using a patterned diffusion barrier | |
| JPH09153204A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH10340426A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JPH0547918B2 (ja) | ||
| JP2747099B2 (ja) | 薄膜磁気ヘツド | |
| JPS6045922A (ja) | 磁気抵抗効果型磁気ヘッド | |
| JPH103613A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JPH10116402A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS62170011A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JP3603254B2 (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JP2861080B2 (ja) | 非晶質合金磁性膜のパターン形成方法 | |
| JP2927032B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS59168913A (ja) | 薄膜磁気ヘツドのギヤツプ形成方法 | |
| JPH0316686B2 (ja) | ||
| JPS6032323A (ja) | ＳｉＯ↓２絶縁層表面の平担化方法 | |
| JPH0554331A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH05159221A (ja) | 薄膜ヘッドおよびその製造方法 | |
| JPH05217122A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS60136012A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS594767B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS585448B2 (ja) | 磁気ヘッドの製造方法 |