JPS6142945A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6142945A JPS6142945A JP59164432A JP16443284A JPS6142945A JP S6142945 A JPS6142945 A JP S6142945A JP 59164432 A JP59164432 A JP 59164432A JP 16443284 A JP16443284 A JP 16443284A JP S6142945 A JPS6142945 A JP S6142945A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- region
- resistor
- semiconductor device
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電子回路を簡易なプロセスで゛構成できる回路
素子構造の薄膜抵抗を備えた半導体装置に関する。
素子構造の薄膜抵抗を備えた半導体装置に関する。
（従来の技術）
薄膜抵抗を用いる半導体装置は、抵抗値を異にする幾種
類もの抵抗回路素子を同一基板上にそれぞれ形成しなけ
ればならない。ポリシリコンによる場合従来は抵抗値で
区分し、不純物注入量（ρ３）、領域形成長（２）およ
び領域形成幅（Ｗ）がそれぞれ適宜選択され個別に形成
されて来た。これによると抵抗回路素子は回路設計上最
適のチップ占有面積で形成される反面゛、抵抗値を異に
するごとにマスクを作成する必要が生じ、−製造プロセ
スを複雑化する。特に抵抗値の種類が比較的少ない半導
体装置の場合にはマスク・ズレによる悪影響の方が強く
現われ、チップ占有面積の縮小効果を帳消し圧する恐れ
さえある。
類もの抵抗回路素子を同一基板上にそれぞれ形成しなけ
ればならない。ポリシリコンによる場合従来は抵抗値で
区分し、不純物注入量（ρ３）、領域形成長（２）およ
び領域形成幅（Ｗ）がそれぞれ適宜選択され個別に形成
されて来た。これによると抵抗回路素子は回路設計上最
適のチップ占有面積で形成される反面゛、抵抗値を異に
するごとにマスクを作成する必要が生じ、−製造プロセ
スを複雑化する。特に抵抗値の種類が比較的少ない半導
体装置の場合にはマスク・ズレによる悪影響の方が強く
現われ、チップ占有面積の縮小効果を帳消し圧する恐れ
さえある。
（発明が解決しようとする問題点）
本発明の目的は、上記の情況に鑑み、電子回路膜抵抗を
備えた半導体装ｒｊＩｔを提供することである。
備えた半導体装ｒｊＩｔを提供することである。
（問題点を解決するための手段）
本発明の半導体装置は、一つの系としての電子回路を構
成する薄膜抵抗回路素子が、同一の抵抗領域パターンを
備え、且つ抵抗領域と配線導体との接続位置で定まる有
効抵抗長を前記系のなかの最大抵抗値との抵抗比に設定
して形成されていることを含んで構成される。
成する薄膜抵抗回路素子が、同一の抵抗領域パターンを
備え、且つ抵抗領域と配線導体との接続位置で定まる有
効抵抗長を前記系のなかの最大抵抗値との抵抗比に設定
して形成されていることを含んで構成される。
（作用）
本発明によれば、電子回路を構成する薄膜抵抗回路素子
は、抵抗値の大きさに関係なく系のなかの最大抵抗値と
同一の抵抗領域パターンを備えており、配線導体との接
続位置で有効抵抗長を設定してそ。れぞ詐所要の抵抗値
を得ているので、チップ占有面積は増大するものの、不
純物注入量（ρＳ）、領域形成長（ｔ）および領域形成
幅（Ｗ）が全て単一化され、アルミ配線導体の形成量を
含めても僅小２枚のマスクを以って形成できるので、製
造プロセスの簡易化が可能である。また電子回路が基本
特性を同じくするトランジスタ能動回路素子を含む場合
には、上記プロセス上の効果はより一層顕著となる。更
に同一電子回路において抵抗値を設計変更する場合或い
はその必要が生じたときでも、配線導体およびコンタク
ト形成用のマスクのみ全変更すればよいので、回路設計
および製造プロセスの変更に対してきわめて柔軟に対応
することができる。
は、抵抗値の大きさに関係なく系のなかの最大抵抗値と
同一の抵抗領域パターンを備えており、配線導体との接
続位置で有効抵抗長を設定してそ。れぞ詐所要の抵抗値
を得ているので、チップ占有面積は増大するものの、不
純物注入量（ρＳ）、領域形成長（ｔ）および領域形成
幅（Ｗ）が全て単一化され、アルミ配線導体の形成量を
含めても僅小２枚のマスクを以って形成できるので、製
造プロセスの簡易化が可能である。また電子回路が基本
特性を同じくするトランジスタ能動回路素子を含む場合
には、上記プロセス上の効果はより一層顕著となる。更
に同一電子回路において抵抗値を設計変更する場合或い
はその必要が生じたときでも、配線導体およびコンタク
ト形成用のマスクのみ全変更すればよいので、回路設計
および製造プロセスの変更に対してきわめて柔軟に対応
することができる。
（実施例）
以下図面を参照して本発明をより詳細に説明する。
第１図およびに２図は、本発明をトランジスタの挿入抵
抗に実施した場合の一実施例を示す電子回路の接続回路
図および半導体装置の断面構造図をそれぞれ示す。この
実施例では、トランジスタＱのベース挿入抵抗Ｒ１１お
よびベースリベツタ間挿入抵抗ＲＩ２の抵抗値が幾通り
かの組合せで設定される場合を説明する。
抗に実施した場合の一実施例を示す電子回路の接続回路
図および半導体装置の断面構造図をそれぞれ示す。この
実施例では、トランジスタＱのベース挿入抵抗Ｒ１１お
よびベースリベツタ間挿入抵抗ＲＩ２の抵抗値が幾通り
かの組合せで設定される場合を説明する。
第２図において、抵抗Ｒ１１お工びＲｚ（図示しない）
はトランジスタＱＯコレクタ領域１１ベース領域２およ
びエミッタ領域３を保護するフィールド酸化膜４上にポ
リシリコン層で形成される。この際、ポリシリコン層へ
の不純物注入量（ρＳ）、抵抗領域形成幅Ｃ１）、抵抗
領域形成幅（ｗ）は、抵抗Ｒ１およびＲ，の何れか一方
の高い抵抗値のものを基準として決定される。丁なわち
抵抗Ｒ１がＲ２よりも抵抗値が高ければ、この抵抗値に
対して不純物注入量が高ければ、この抵抗値に対して不
純物注入量（ρＳ）全選択し且つ抵抗領域寸法がそれぞ
れ決定され形成される。他方の抵抗Ｒ＋２は配線導体と
の接続位置全抵抗ａ１ との抵抗比に応じて変更し、
抵抗領域の有効抵抗長を短縮することによって形成さす
る。この逆の場合も同様である。次表に抵抗Ｒ１および
Ｒ２の幾通りかの組合せを例として示したものであるが
、組合せＣＤ）および（Ｅ）が上記の場合に相当し何れ
も配線パターンを変更することによって形成される。
はトランジスタＱＯコレクタ領域１１ベース領域２およ
びエミッタ領域３を保護するフィールド酸化膜４上にポ
リシリコン層で形成される。この際、ポリシリコン層へ
の不純物注入量（ρＳ）、抵抗領域形成幅Ｃ１）、抵抗
領域形成幅（ｗ）は、抵抗Ｒ１およびＲ，の何れか一方
の高い抵抗値のものを基準として決定される。丁なわち
抵抗Ｒ１がＲ２よりも抵抗値が高ければ、この抵抗値に
対して不純物注入量が高ければ、この抵抗値に対して不
純物注入量（ρＳ）全選択し且つ抵抗領域寸法がそれぞ
れ決定され形成される。他方の抵抗Ｒ＋２は配線導体と
の接続位置全抵抗ａ１ との抵抗比に応じて変更し、
抵抗領域の有効抵抗長を短縮することによって形成さす
る。この逆の場合も同様である。次表に抵抗Ｒ１および
Ｒ２の幾通りかの組合せを例として示したものであるが
、組合せＣＤ）および（Ｅ）が上記の場合に相当し何れ
も配線パターンを変更することによって形成される。
表
ｔｅ組合せ（Ａ）〜（Ｃ）は同一電子回路において抵抗
値を設計変更する場合に相当するものである。
値を設計変更する場合に相当するものである。
この場合、一つの電子回路内では抵抗Ｒ１，Ｒ１，μ等
抵抗であるので何れを高抵抗と考えパターン形成全行な
ってもよい。しかしながらトランジスタの基本特性に変
更がなく抵抗Ｒ１，几２の抵抗値を変えた幾種類かの製
品を開発しようとする場合には、各抵抗の抵抗領域パタ
ーンは最も高抵抗の４７にΩの抵抗値に対して設定され
、これより低い抵抗値をもつ製品群の各抵抗はこの抵抗
領域の有効長をそれぞれ短縮されて形成される。
抵抗であるので何れを高抵抗と考えパターン形成全行な
ってもよい。しかしながらトランジスタの基本特性に変
更がなく抵抗Ｒ１，几２の抵抗値を変えた幾種類かの製
品を開発しようとする場合には、各抵抗の抵抗領域パタ
ーンは最も高抵抗の４７にΩの抵抗値に対して設定され
、これより低い抵抗値をもつ製品群の各抵抗はこの抵抗
領域の有効長をそれぞれ短縮されて形成される。
第２図には抵抗Ｒ１が２通りの抵抗値に形成される場合
が説明され、配線導体５が接続位［１’ｌｋ点線で示す
ように変更し２つの有効抵抗長Ｌ１ｉ？−よびＲ２’ｅ
影形成るところが示されている。この場合ポリシリコン
抵抗領域は抵抗Ｒ１，が高い抵抗値をもつ製品の方を基
準としてパターン設定され、他方の製品の抵抗Ｒ１１１
有効抵抗長１ｆＩ：ＬｔからＲ２に短縮することにより
形成される。このように単なる設計変更に適用すると製
品の開発期間は著しく短縮され、製造プロセスの簡易化
と相まって住産性の向上吟寄与し得る。なお６，７およ
び８は、ベース電極、エミッタを極およびＣＶＤ法によ
るシリコン酸化保護膜をそれそえ示している。
が説明され、配線導体５が接続位［１’ｌｋ点線で示す
ように変更し２つの有効抵抗長Ｌ１ｉ？−よびＲ２’ｅ
影形成るところが示されている。この場合ポリシリコン
抵抗領域は抵抗Ｒ１，が高い抵抗値をもつ製品の方を基
準としてパターン設定され、他方の製品の抵抗Ｒ１１１
有効抵抗長１ｆＩ：ＬｔからＲ２に短縮することにより
形成される。このように単なる設計変更に適用すると製
品の開発期間は著しく短縮され、製造プロセスの簡易化
と相まって住産性の向上吟寄与し得る。なお６，７およ
び８は、ベース電極、エミッタを極およびＣＶＤ法によ
るシリコン酸化保護膜をそれそえ示している。
（発明の効果）
以上詳細に説明したように、本発明は同一パターンの抵
抗領域を用い、その有効抵抗長を配線導体との接続位置
の変更により種々の抵抗値金もつ薄膜抵抗回路素子を得
ることができるので、製造プロセスを簡易化できるのみ
ならず、似たような複数種の製品の開発期間を著しく短
縮できる顕著な効果を有する。また実施例ではポリシリ
コン抵抗についてのみ説明したが、金属薄膜抵抗に実施
することがきわめて容易なことも明らかなことである。
抗領域を用い、その有効抵抗長を配線導体との接続位置
の変更により種々の抵抗値金もつ薄膜抵抗回路素子を得
ることができるので、製造プロセスを簡易化できるのみ
ならず、似たような複数種の製品の開発期間を著しく短
縮できる顕著な効果を有する。また実施例ではポリシリ
コン抵抗についてのみ説明したが、金属薄膜抵抗に実施
することがきわめて容易なことも明らかなことである。
第１図および第２図は、本発明をトランジスタの挿入抵
抗に実施した場合の一実施例を示す電子回路の接続回路
図および中導体装置の断面構造図である。 Ｑ・・・・・・トランジスタ、Ｒ１，Ｒ１２・・・・・
・トランジスタの挿入抵抗、Ｌｌ、 Ｌ２・・・・・・
有効抵抗長、１・・・・・・コレクタ領域、２・・・・
・・ペース領域、３・・・・・・エミッタ領域、４・・
・・・・フィールド酸化膜、５・・・・・・配線導体、
６・・・・・・ベース電極、７・・・・・・エミッタ電
極、８・・・・・・ＣＶＤ法によるシリコン酸化膜。
抗に実施した場合の一実施例を示す電子回路の接続回路
図および中導体装置の断面構造図である。 Ｑ・・・・・・トランジスタ、Ｒ１，Ｒ１２・・・・・
・トランジスタの挿入抵抗、Ｌｌ、 Ｌ２・・・・・・
有効抵抗長、１・・・・・・コレクタ領域、２・・・・
・・ペース領域、３・・・・・・エミッタ領域、４・・
・・・・フィールド酸化膜、５・・・・・・配線導体、
６・・・・・・ベース電極、７・・・・・・エミッタ電
極、８・・・・・・ＣＶＤ法によるシリコン酸化膜。
Claims (1)
- 一つの系としての電子回路を構成する薄膜抵抗回路素子
が、同一の抵抗領域パターンを備え、且つ抵抗領域と配
線導体との接続位置で定まる有効抵抗長を前記系のなか
の最大抵抗値との抵抗比に設定して形成されていること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164432A JPS6142945A (ja) | 1984-08-06 | 1984-08-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164432A JPS6142945A (ja) | 1984-08-06 | 1984-08-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142945A true JPS6142945A (ja) | 1986-03-01 |
| JPH0310234B2 JPH0310234B2 (ja) | 1991-02-13 |
Family
ID=15793044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164432A Granted JPS6142945A (ja) | 1984-08-06 | 1984-08-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142945A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62181470A (ja) * | 1986-02-05 | 1987-08-08 | Toshiba Corp | 抵抗内蔵型トランジスタ |
| JPS63211757A (ja) * | 1987-02-27 | 1988-09-02 | Rohm Co Ltd | 半導体装置 |
| JPH03167274A (ja) * | 1989-11-28 | 1991-07-19 | Daikin Ind Ltd | 塗料用組成物 |
-
1984
- 1984-08-06 JP JP59164432A patent/JPS6142945A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62181470A (ja) * | 1986-02-05 | 1987-08-08 | Toshiba Corp | 抵抗内蔵型トランジスタ |
| JPS63211757A (ja) * | 1987-02-27 | 1988-09-02 | Rohm Co Ltd | 半導体装置 |
| JPH03167274A (ja) * | 1989-11-28 | 1991-07-19 | Daikin Ind Ltd | 塗料用組成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0310234B2 (ja) | 1991-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01166560A (ja) | ペデスタル構造を有する相補型半導体装置の製造方法 | |
| JPS6142945A (ja) | 半導体装置 | |
| JP3113202B2 (ja) | 半導体装置 | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JP2006203209A (ja) | 均一な抵抗値を有する抵抗素子及びそれを用いた半導体素子 | |
| JP2797371B2 (ja) | マスタスライス方式の半導体集積回路装置及びその製造方法 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPS6031263A (ja) | 半導体集積回路装置 | |
| JPS62118569A (ja) | 半導体装置の製造方法 | |
| JPS6241422B2 (ja) | ||
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPH01140667A (ja) | 半導体装置 | |
| JPH01228159A (ja) | 半導体装置およびその製造方法 | |
| JPS58108765A (ja) | 半導体装置の製法 | |
| JPS61230335A (ja) | バイポ−ラ型マスタ−スライス方式半導体集積回路 | |
| JPH02165665A (ja) | 半導体装置の製造方法 | |
| JPH01187967A (ja) | 半導体装置 | |
| JPS6148959A (ja) | 半導体集積回路装置 | |
| JPH01145845A (ja) | 半導体装置 | |
| JP2000223585A (ja) | トランジスタ素子、その製造方法、トランジスタ回路、集積回路装置 | |
| JPH01150336A (ja) | 半導体装置 | |
| JPS62134961A (ja) | 半導体集積回路装置 | |
| JPH01276760A (ja) | 半導体装置 | |
| JPH0212965A (ja) | 半導体装置 | |
| JPS60142537A (ja) | 集積回路装置の製造方法 |