JPS63211757A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63211757A JPS63211757A JP62044882A JP4488287A JPS63211757A JP S63211757 A JPS63211757 A JP S63211757A JP 62044882 A JP62044882 A JP 62044882A JP 4488287 A JP4488287 A JP 4488287A JP S63211757 A JPS63211757 A JP S63211757A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- region
- base
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、各種の機能回路に汎用的に用いることがで
きる汎用回路ユニットを成す半導体装置に関する。
きる汎用回路ユニットを成す半導体装置に関する。
従来、トランジスタなどの能動素子と、能動素子に付随
する最小限の抵抗などの受動素子とを以て各種の機能回
路に汎用的に用いることができる汎用回路ユニットとし
て構成された半導体装置が実用化されている。
する最小限の抵抗などの受動素子とを以て各種の機能回
路に汎用的に用いることができる汎用回路ユニットとし
て構成された半導体装置が実用化されている。
この半導体装置は、たとえば、第３図に示すように、シ
リコンなどの半導体からなる基板２にトランジスタ４と
ともに、抵抗素子６．８を設置して、個別部品であるト
ランジスタと同様に、ベース端子１０、コレクタ端子１
２およびエミッタ端子１４を設けたものである。
リコンなどの半導体からなる基板２にトランジスタ４と
ともに、抵抗素子６．８を設置して、個別部品であるト
ランジスタと同様に、ベース端子１０、コレクタ端子１
２およびエミッタ端子１４を設けたものである。
すなわち、この半導体装置は、第４図に示すように、Ｎ
型半導体からなる基板２に対して選択的に一定の範囲で
Ｐ型のベース領域１６を設置し、このベース領域１６の
中に選択的にＮ型のエミッタ領域１８を設置し、ベース
領域１６を一定の間隔で包囲する高濃度領域からなるチ
ャネルストッパ２０を設置した・ものである。
型半導体からなる基板２に対して選択的に一定の範囲で
Ｐ型のベース領域１６を設置し、このベース領域１６の
中に選択的にＮ型のエミッタ領域１８を設置し、ベース
領域１６を一定の間隔で包囲する高濃度領域からなるチ
ャネルストッパ２０を設置した・ものである。
基ｔｒ１ｉ２の表面には、絶縁層としての酸化膜２２が
設置されて、その表面に抵抗素子６が設置されていると
ともに、ベース領域１６およびエミッタ領域１８に選択
的に開口を形成してベース領域１６と抵抗素子６の一方
の端部との間に電気的接続を行うための配線導体２４が
設置されている。
設置されて、その表面に抵抗素子６が設置されていると
ともに、ベース領域１６およびエミッタ領域１８に選択
的に開口を形成してベース領域１６と抵抗素子６の一方
の端部との間に電気的接続を行うための配線導体２４が
設置されている。
そして、抵抗素子６の他方の端部にはボンディングバッ
トとしてのベース端子１０を形成し、また、エミッタ領
域１８にはエミッタ端子１４を形成しているのである。
トとしてのベース端子１０を形成し、また、エミッタ領
域１８にはエミッタ端子１４を形成しているのである。
この場合、基板２はトランジスタ４のコレクタを成すの
で、基板２の裏面側に金属層を設置してコレクタ端子１
２を形成する。
で、基板２の裏面側に金属層を設置してコレクタ端子１
２を形成する。
したがって、この半導体装置は、各種の機能回路に対応
可能な汎用ユニットを成し、増幅器などの任意の機能回
路に用いることができるのである。
可能な汎用ユニットを成し、増幅器などの任意の機能回
路に用いることができるのである。
すなわち、ＩＣでは、回路の特性や目的によって機能が
特定され、個性化されて最も適する機能を実現している
のに対し、このような半導体装置では、トランジスタな
どの能動素子とそれに付随する最小限の受動素子によっ
て構成することにより、個別にトランジスタを用いるの
と同様の簡便さに加えて、トランジスタや抵抗を配線す
る場合に比較して配線の手数を削減でき、回路の信鎖性
を高めることができるなどの利点がある。
特定され、個性化されて最も適する機能を実現している
のに対し、このような半導体装置では、トランジスタな
どの能動素子とそれに付随する最小限の受動素子によっ
て構成することにより、個別にトランジスタを用いるの
と同様の簡便さに加えて、トランジスタや抵抗を配線す
る場合に比較して配線の手数を削減でき、回路の信鎖性
を高めることができるなどの利点がある。
〔発明が解決しようとする問題点〕
ところで、このような半導体装置には、トランジスタ４
などの能動素子の導電領域に設置される端子部と、抵抗
素子６などの受動素子上に設置される端子部とがある。
などの能動素子の導電領域に設置される端子部と、抵抗
素子６などの受動素子上に設置される端子部とがある。
後者の端子部の例としてボンディングバットとしてのベ
ース端子１０があるが、これは基板２上に絶縁層として
の酸化膜２２を介して設置されているため、ベース端子
１０の部分は、ＭＯ５構造を成し、ベース端子１０と基
板２との静電破壊強度は、酸化膜２２の絶縁耐力に依存
し、極めて低いものであった。
ース端子１０があるが、これは基板２上に絶縁層として
の酸化膜２２を介して設置されているため、ベース端子
１０の部分は、ＭＯ５構造を成し、ベース端子１０と基
板２との静電破壊強度は、酸化膜２２の絶縁耐力に依存
し、極めて低いものであった。
そこで、この発明は、端子部の静電破壊強度を高めたも
のである。
のである。
この発明の半導体装置は、第１図に示すように、能動素
子（たとえばトランジスタ４）とともに能動素子に付随
する受動素子（たとえば抵抗素子６）を設置して汎用回
路ユニットを形成した半導体装置において、基板２の表
面に絶縁層（たとえば酸化膜２２）を介して設置される
端子部（たとえばベース端子１０）と基板２との間に、
モノリシック構造を成すツェナーダイオード２６および
ダイオード２８を挿入したものである。
子（たとえばトランジスタ４）とともに能動素子に付随
する受動素子（たとえば抵抗素子６）を設置して汎用回
路ユニットを形成した半導体装置において、基板２の表
面に絶縁層（たとえば酸化膜２２）を介して設置される
端子部（たとえばベース端子１０）と基板２との間に、
モノリシック構造を成すツェナーダイオード２６および
ダイオード２８を挿入したものである。
そこで、この発明の半導体装置では、基板２の表面に絶
縁層を介して設置される端子部と基板２との間のＭＯ３
構造に対してモノリシック構造を成すツェナーダイオー
ド２６およびダイオード２８を設置することにより、端
子部における静電気をツェナーダイオード２６およびダ
イオード２８を介して基板２側に放電することにより静
電破壊強度を高めたものである。
縁層を介して設置される端子部と基板２との間のＭＯ３
構造に対してモノリシック構造を成すツェナーダイオー
ド２６およびダイオード２８を設置することにより、端
子部における静電気をツェナーダイオード２６およびダ
イオード２８を介して基板２側に放電することにより静
電破壊強度を高めたものである。
第１図は、この発明の半導体装置の実施例を示す。
この半導体装置は、能動素子としてのＮＰＮ型トランジ
スタ４を設置するとともに、そのベースに抵抗素子６、
ベース・エミッタ間に抵抗素子８を設置し、ベース端子
１０、コレクタ端子１２およびエミッタ端子１４を設け
て汎用回路ユニットを構成し、ボンディングバットとし
ての端子部を成すベース端子ｌＯと、トランジスタ４に
おける基板２によって構成されるコレクタとの間に、モ
ノリシック構造を成しかつ直列にされたツェナーダイオ
ード２６およびダイオード２８を設置している。ツェナ
ーダイオード２６は、たとえばツェナー耐圧が１〜３０
０ Ｖ程度までを含むものである。
スタ４を設置するとともに、そのベースに抵抗素子６、
ベース・エミッタ間に抵抗素子８を設置し、ベース端子
１０、コレクタ端子１２およびエミッタ端子１４を設け
て汎用回路ユニットを構成し、ボンディングバットとし
ての端子部を成すベース端子ｌＯと、トランジスタ４に
おける基板２によって構成されるコレクタとの間に、モ
ノリシック構造を成しかつ直列にされたツェナーダイオ
ード２６およびダイオード２８を設置している。ツェナ
ーダイオード２６は、たとえばツェナー耐圧が１〜３０
０ Ｖ程度までを含むものである。
この半導体装置は、第２図に示すように、たとえば、Ｎ
型半導体で構成された基板２の表面層部分に選択的に一
定の範囲でＰ型のベース領域１６を設置し、このベース
領域１６の中に選択的にＮ型のエミッタ領域１８を形成
してトランジスタ４を構成する。また、ボンディングバ
ットを成す端子部としてベース端子ｌＯが設置される領
域の下側を包含する領域にベース領域１６と離間してＰ
型の第１の導電領域３０を設置するとともに、この導電
領域３０の内部にＮ型の第２の導電領域３２を形成する
。この場合、導電領域３２の範囲はベース端子１０が設
置される領域を包含するものとする。導電領域３０は、
ベース領域１６と同時に形成され、また、導電領域３２
もエミッタ領域１８と同時に形成することができる。
型半導体で構成された基板２の表面層部分に選択的に一
定の範囲でＰ型のベース領域１６を設置し、このベース
領域１６の中に選択的にＮ型のエミッタ領域１８を形成
してトランジスタ４を構成する。また、ボンディングバ
ットを成す端子部としてベース端子ｌＯが設置される領
域の下側を包含する領域にベース領域１６と離間してＰ
型の第１の導電領域３０を設置するとともに、この導電
領域３０の内部にＮ型の第２の導電領域３２を形成する
。この場合、導電領域３２の範囲はベース端子１０が設
置される領域を包含するものとする。導電領域３０は、
ベース領域１６と同時に形成され、また、導電領域３２
もエミッタ領域１８と同時に形成することができる。
また、ベース領域１６の周縁には、一定の間隔を置いて
ベース領域１６を包囲する高濃度領域からなるチャネル
ストッパ２０が設置される。
ベース領域１６を包囲する高濃度領域からなるチャネル
ストッパ２０が設置される。
そして、基板２の表面には、絶縁層としての酸化膜２２
が設置され、その表面に抵抗素子６を設置し、ベース領
域１６、エミッタ領域１８および導電領域３２の表面部
に選択的に開口を形成した後、エミッタ領域１８にはエ
ミッタ端子１４を形成するとともに、配線導体２４を設
置してベース領域１６と抵抗素子６の一端部とを電気的
に接続する。同時に、導電領域３２の開口部と抵抗素子
６の端部との間に、ボンディングバットとしての端子部
としてベース端子１０を設置する。すなわち、ベース端
子１０は、導電領域３２と抵抗素子６の端部を電気的に
接続する導体を成しており、抵抗素子６の端部は、導電
領域３０．３２を介してトランジスタ４のコレクタを成
す基板２と電気的に接続されるのである。
が設置され、その表面に抵抗素子６を設置し、ベース領
域１６、エミッタ領域１８および導電領域３２の表面部
に選択的に開口を形成した後、エミッタ領域１８にはエ
ミッタ端子１４を形成するとともに、配線導体２４を設
置してベース領域１６と抵抗素子６の一端部とを電気的
に接続する。同時に、導電領域３２の開口部と抵抗素子
６の端部との間に、ボンディングバットとしての端子部
としてベース端子１０を設置する。すなわち、ベース端
子１０は、導電領域３２と抵抗素子６の端部を電気的に
接続する導体を成しており、抵抗素子６の端部は、導電
領域３０．３２を介してトランジスタ４のコレクタを成
す基板２と電気的に接続されるのである。
そして、導電領域３０と導電領域３２とはＰＮ接合を成
し、また、導電領域３０と基Ｆｉ２とは同様にＰＮ接合
を成し、各ＰＮ接合に対してベース端子１０とコレクタ
端子１２との間の電位関係を加味すると、前者はツェナ
ーダイオード２６、後者はダイオード２８として機能す
る。
し、また、導電領域３０と基Ｆｉ２とは同様にＰＮ接合
を成し、各ＰＮ接合に対してベース端子１０とコレクタ
端子１２との間の電位関係を加味すると、前者はツェナ
ーダイオード２６、後者はダイオード２８として機能す
る。
このようにベース端子１０と基板２との間にモノリシッ
ク構造を成す直列のツェナーダイオード２６およびダイ
オード２８が設置されることにより、ツェナーダイオー
ド２６の降伏電圧（たとえば５〜３００ Ｖ ）を超え
る静電電圧が加わったとき、酸化膜２２上の静電気はベ
ース端子１０からツェナーダイオード２６およびダイオ
ード２８を介してコレクタ側に放電されるので、静電気
による破壊を防止できるのである。
ク構造を成す直列のツェナーダイオード２６およびダイ
オード２８が設置されることにより、ツェナーダイオー
ド２６の降伏電圧（たとえば５〜３００ Ｖ ）を超え
る静電電圧が加わったとき、酸化膜２２上の静電気はベ
ース端子１０からツェナーダイオード２６およびダイオ
ード２８を介してコレクタ側に放電されるので、静電気
による破壊を防止できるのである。
なお、実施例では、ベース端子１０を例に取って説明し
たが、この発明は、トランジスタ４のエミッタ側に抵抗
素子などが設置されて、基板２上に絶縁層を介してポン
ディングバットとしてのエミッタ端子が設置される場合
などにも適用できるものである。
たが、この発明は、トランジスタ４のエミッタ側に抵抗
素子などが設置されて、基板２上に絶縁層を介してポン
ディングバットとしてのエミッタ端子が設置される場合
などにも適用できるものである。
この発明によれば、基板上に絶縁層を介して設置される
端子部における基板側にモノリシック構造を成すツェナ
ーダイオードおよびダイオードを設置したので、端子部
の静電気を基板側にツェナーダイオードおよびダイオー
ドを介して放電することができ、その端子部の静電破壊
強度を高めることができる。
端子部における基板側にモノリシック構造を成すツェナ
ーダイオードおよびダイオードを設置したので、端子部
の静電気を基板側にツェナーダイオードおよびダイオー
ドを介して放電することができ、その端子部の静電破壊
強度を高めることができる。
第１図はこの発明の半導体装置の実施例の等価回路を示
す図、第２図はこの発明の半導体装置の実施例を示す断
面図、第３図は従来の半導体装置として構成された汎用
回路ユニットを示す図、第４図は第３図に示した汎用回
路ユニットを構成する半導体装置を示す断面図である。 ２・・・基板 ４・・・トランジスタ（能動素子） ６・・・抵抗素子（受動素子） １０・・・ベース端子（端子部） １２・・・コレクタ端子 ２２・・・酸化膜（絶縁層） ２６・・・ツェナーダイオード ２８・・・ダイオード
す図、第２図はこの発明の半導体装置の実施例を示す断
面図、第３図は従来の半導体装置として構成された汎用
回路ユニットを示す図、第４図は第３図に示した汎用回
路ユニットを構成する半導体装置を示す断面図である。 ２・・・基板 ４・・・トランジスタ（能動素子） ６・・・抵抗素子（受動素子） １０・・・ベース端子（端子部） １２・・・コレクタ端子 ２２・・・酸化膜（絶縁層） ２６・・・ツェナーダイオード ２８・・・ダイオード
Claims (1)
- 【特許請求の範囲】 能動素子とともに能動素子に付随する受動素子を設置し
て汎用回路ユニットを形成した半導体装置において、 基板の表面に設置された絶縁層上に設けられる端子部と
基板との間に、モノリシック構造を成すツェナーダイオ
ードおよびダイオードを挿入した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044882A JPH069208B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044882A JPH069208B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211757A true JPS63211757A (ja) | 1988-09-02 |
| JPH069208B2 JPH069208B2 (ja) | 1994-02-02 |
Family
ID=12703860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044882A Expired - Lifetime JPH069208B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069208B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073811A (en) * | 1989-06-22 | 1991-12-17 | Sgs-Thomson Microelectronics S.R.L. | Integratable power transistor with optimization of direct secondary breakdown phenomena |
| JPH07335822A (ja) * | 1994-06-07 | 1995-12-22 | Nec Corp | 表面実装型保護回路部品 |
| JP2006108543A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2019176033A (ja) * | 2018-03-29 | 2019-10-10 | ローム株式会社 | 半導体素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183066A (en) * | 1981-05-07 | 1982-11-11 | Sanyo Electric Co Ltd | Transistor |
| JPS6142945A (ja) * | 1984-08-06 | 1986-03-01 | Nec Corp | 半導体装置 |
-
1987
- 1987-02-27 JP JP62044882A patent/JPH069208B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183066A (en) * | 1981-05-07 | 1982-11-11 | Sanyo Electric Co Ltd | Transistor |
| JPS6142945A (ja) * | 1984-08-06 | 1986-03-01 | Nec Corp | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073811A (en) * | 1989-06-22 | 1991-12-17 | Sgs-Thomson Microelectronics S.R.L. | Integratable power transistor with optimization of direct secondary breakdown phenomena |
| JPH07335822A (ja) * | 1994-06-07 | 1995-12-22 | Nec Corp | 表面実装型保護回路部品 |
| JP2006108543A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2019176033A (ja) * | 2018-03-29 | 2019-10-10 | ローム株式会社 | 半導体素子 |
| CN110323272A (zh) * | 2018-03-29 | 2019-10-11 | 罗姆股份有限公司 | 半导体元件 |
| CN110323272B (zh) * | 2018-03-29 | 2022-09-06 | 罗姆股份有限公司 | 半导体元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH069208B2 (ja) | 1994-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007750A (ko) | 반도체 장치 | |
| JPH0526368B2 (ja) | ||
| US5109266A (en) | Semiconductor integrated circuit device having high breakdown-voltage to applied voltage | |
| JPS63211757A (ja) | 半導体装置 | |
| US4962320A (en) | Input protection circuit for MOS device | |
| JPS6229158A (ja) | 電圧クランプ回路を含む集積回路装置 | |
| JPH0440270Y2 (ja) | ||
| JP2757864B2 (ja) | 半導体装置 | |
| JPS5879749A (ja) | 半導体集積回路 | |
| JP2901280B2 (ja) | 半導体装置 | |
| JPS6328500B2 (ja) | ||
| JPS6112691Y2 (ja) | ||
| JPH0752766B2 (ja) | 集積回路の静電対策構造 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPH0110937Y2 (ja) | ||
| JPS5915508Y2 (ja) | 保護回路 | |
| JPH027553A (ja) | 半導体集積回路装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPS59155958A (ja) | 半導体装置 | |
| JPH03173468A (ja) | 半導体集積装置 | |
| JP3157377B2 (ja) | 半導体装置 | |
| JPS63258056A (ja) | 半導体装置 | |
| JPS61150229A (ja) | 集積回路 | |
| JPH04214662A (ja) | 集積回路用入力端保護装置 | |
| JPS6058652A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |