JPH02165665A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、多結晶シリコンを抵抗負荷として用いる半導
体装置の製造方法に関する。

（ロ）従来の技術 第３図（ａ）は、高抵抗負荷型のメモリ等に用いられる
多結晶シリコン（Ｐｏ１ｙ−５ｉ　）負荷の平面図であ
り、同図（ｂ）はそのｘ−ｘ’線断面図である。

抵抗負荷として用いられるＰｏ１ｙ−５ｉ負荷（１）は
、半導体基板（２）上に絶縁膜（３）を介して形成され
、その中央部が高抵抗領域（１ａ）となり、両端部は低
抵抗領域（１ｂ）となる。そして低抵抗領域（１ｂ）は
、コンタクトホール（３）を通して配線領域（４）に接
続きれる。

このようなｐｏｌｙ−５ｉ負荷（１）の・形成方法を第
４図に示す。先ず、第４図（ａ）の如く基板（１０）上
に均一なＰｏ１ｙ−５ｉ層（１１）を形成し、乙のＰｏ
１ｙ−５ｉ層（１１）上にＣＶＤ法等でＳｉｎ、を積層
し、このＳｉｎ、をレジストでバターニングして第４図
（ｂ）に示すように高抵抗部分を形成すべき領域にＳｔ
ｏｗ（１２）を残してその他のＳｉ帆をエツチング除去
する。そして、Ｐｏ１ｙ−５ｉ層（１１）にＰ或いはＢ
等のイオンをＳｉｏｗ（１２）をマスクとして注入し、
Ｐｏ１ｙ−５ｉ層（１１）の抵抗値を低減する。このよ
うに、イオンの注入された領域（ｌｌｂ）は、Ｐｏ１ｙ
−５ｉ負荷（１）の低抵抗領域（ｌｂ）となり、５ｉｆ
ｔ（１２）でマスキングされてイオンが注入されなかっ
た領域（ｌｌａ）は高抵抗領域（ｌａ）となる。

上述の如きＰｏ１ｙ−５ｉ負荷（１）の抵抗値は、高抵
抗領域（１ａ）の幅Ｗ５長さＬ及び厚さＴに依って決定
されるもので、抵抗値を高くするためには幅Ｗを小さく
し、長さしを大きくすると共に厚さＴを小さくすること
が望まれる。ところが、パターンの微細化が図られる半
導体装置に於いては、　Ｐｏ１ｙ−５ｉ負荷（１〉を十
分に長くすることができず、長ａＬを大きくすることは
困難である。さらに、幅Ｗはパターン設計時のデザイン
ルールに依って決定されるもので、所定の値より小さく
することができない。従って、Ｐｏ１ｙ−５ｉ負荷（１
）の抵抗値を高くするには、一般に厚さＴを小さくする
ことで対応している。

（ハ）発明が解決しようとする課題 しかしながら、Ｐｏ１ｙ−５ｉ負荷（１）の厚さＴを小
さくすると、低抵抗領域（１ｂ）の抵抗値までも低くし
てしまうと共に、下層に段差部分がある場合などでは、
Ｐｏ１ｙ−５ｉを積層する際のステップカバレージの不
良に依って十分な接続が得られないことがある。さらに
は、Ｐｏ１ｙ−５ｉ負荷り１）上に形成きれるＰＳＧ等
の層間絶縁膜を平坦化させるための熱処理等でＰｏ１ｙ
−５ｉ負荷（１）が酸化されてしまい、断線を招く虞れ
がある。

そこで本発明は、配線パターンを微細化するのに対応し
、Ｐｏ１ｙ−５ｉ負荷（１）の抵抗値をサイズの大型化
を伴うことなく低減し、さらには配線の接続不良や断線
を防止すること目的とする。

（ニ）課題を解決するための手段 本発明は上述の課題を解決するためになされたもので、
第１の特徴は、半導体基板の一主面に形成された多結晶
シリコン層上に加熱に依って酸化され難い非酸化層を形
成し、この非酸化層を選択的に除去して上記多結晶シリ
コン層を露出せしめ、露出した上記多結晶シリコン層の
表面を酸化して酸化シリコン層を形成し、上記非酸化層
を除去した後に上記酸化シリコン層をマスクとして上記
多結晶シリコン中にイオンを注入して抵抗を低減せしめ
ることにある。

そして、第２の特徴は、半導体基板の一主面に形成され
た多結晶シリコン層中に選択的にイオンを注入して抵抗
を低減せしめた後、上記多結晶ジノコン層上に加熱に依
って酸化され難い非酸化層を形成し、この非酸化層を選
択的に除去してイオンの注入されていない上記多結晶シ
リコン層を露出せしめ、露出した上記多結晶シリコン層
の表面を酸化することでこの領域の多結晶シリコン層の
層厚を薄くすることにある。

（９作用 本発明に依れば、多結晶シリコン層の厚さを選択的に薄
くすることができ、多結晶シリコン負荷の長さ及び幅を
変更することなく抵抗値を高くすることができる。

（へ）実施例 本発明の実施例を図面に従って説明する。

第１図は本発明製造方法を示す工程順断面図である。先
ず、第１図（ａ）の如く半導体基板（１０）の−主面に
不純物イオンを含まない高抵抗のＰｏ１ｙ−５ｉ層（１
１）を積層する０次に、乙のＰｏ１ｙ−５ｉ層（１１）
上に加熱に依って酸化され難いＳｉＮ層（１３）を形成
し、第１図（ｂ）の如く高抵抗を得ようとする領域上の
ＳｉＮ層り１３）をエツチング除去し、Ｐｏ１ｙ−５ｉ
泗（１１）を露出させる。そして、基板（１０）をＯ１
雰囲気中で加熱処理し、露出されたｐｏｌｙ−５ｉ層（
１１）の表面を熱酸化させる。従って、第１図（ｅ）に
示す如くＰｏ１ｙ−５ｉ層（１１）の表面にＳｉＯ、層
（１４）が島状に形成される。そこで、第１図（ｄ）に
示す如＜Ｓｉｎ、層（１４）をマスクとしてＰ或いはＢ
等のイオンをＰｏ１ｙ−５ｉ層（１１）に注入し、Ｐｏ
１ｙ−５ｉ層（１１〉の抵抗を低減させることで、Ｐｏ
１ｙ−５ｉ層（１１）中に高抵抗領域（ｌｌａ）と低抵
抗領域（ｌｌｂ）とが形成される。

このように形成されたＰｏ１ｙ−５ｉ層（１１）は、高
抵抗領域（ｌｌａ）が抵抗負荷として用いられ、低抵抗
領域（ｌｌｂ）はその抵抗負荷への接続を得るための配
線として用いられ、第３図に示すようなＰｏ１ｙ−５ｉ
負荷（１〉を構成する。従って、高抵抗領域（ｌｌａ）
の抵抗値は、厚さＴが小さくなった分だけ高くなり、Ｐ
ｏ１ｙ−５ｉ負荷（１）の長きの増大や、幅の減少を伴
わず抵抗値を高くすることができる。また、Ｐｏ１ｙ−
５ｉ層（１１）の層厚が薄くなるのは高抵抗領域（ｌｌ
ａ）のみであるため、低抵抗領域（ｌｌｂ）部分の接続
不良や断線を防止することができる。

第２図は、本発明の他の実施例を示す工程順断面図であ
る。

最初に第２図（ａ）の如く第４図と同様にして半導体基
板（１０〉の−面に形成されたＰｏ１ｙ−５ｉ層（１１
）上にイオン注入のマスクとなるＳｉｏｗ（１２）を形
成した後に、Ｐ或いはＢ等のイオンを注入して高抵抗領
域（ｌｌａ）と低抵抗領域（ｌｌｂ）とを形成する。次
に、Ｓｉｎ、（１２）を除去した後、加熱に依って酪化
され難いＳｉＮ層（１３）を形成し、第２図（ｂ）に示
す如く高抵抗領域（ｌｌａ）を露出寄せる。そして、０
．雰囲気中で加熱処理することでｐｏｌｙ−５ｉ層（ｌ
ｌａ）の表面を酸化する。従って、第２図（ｃ）に示す
如く高抵抗領域＜１ｌａ）の表面にＳＬＯ！！（１４）
が形成され、このＳｉｏｗ層（１４）に依って高抵抗領
域（ｌｌａ）のｐｏｌｙ−５ｉ層（１１）の厚さが制限
されて薄くなり、第１図と同様に抵抗値を高くすること
ができる。

〈ト）発明の効果 本発明に依れば、厚きを薄くすることで多結晶シリコン
の抵抗値を長さ及び幅を変更することなく有効に高くす
ることができると共に、薄く形成されるのは多結晶シリ
コンの高抵抗領域部分のみであるため、配線の接続不良
や断線を防止でき、きらには、薄く形成された高抵抗領
域上には５　ｉｏ　＊層が形成きれているため、このＳ
ｉｎ、層が保護膜として働き、高抵抗領域の劣化が防止
できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す工程順断面図、第２図
は他の実施例を示す工程順断面図、第３図は従来の半導
体装置の平面図及び断面図、第４図は従来の製造方法を
示す工程順断面図である。 （１）・＝Ｐｏｌｙ−５ｉ負荷、　（２）　（ｔ　ｏ　
）　・、、半導体基板、（１１）・”Ｐｏ１ｙ−５ｉ層
、　　（１２）”−５ｉｎ、、　　（１３）・”ＳｉＮ
層、　（１４）・・・Ｓｉｎ、層。 第１図

Claims (2)

【特許請求の範囲】
1. （１）半導体基板の一主面に形成された多結晶シリコン
   層上に加熱に依って酸化され難い非酸化層を形成し、 この非酸化層を選択的に除去して上記多結晶シリコン層
   を露出せしめ、 露出した上記多結晶シリコン層の表面を酸化して酸化シ
   リコン層を形成し、 上記非酸化層を除去した後に上記酸化シリコン層をマス
   クとして上記多結晶シリコン中にイオンを注入して抵抗
   を低減せしめることを特徴とする半導体装置の製造方法
   。
2. （２）半導体基板の一主面に形成された多結晶シリコン
   層中に選択的にイオンを注入して抵抗を低減せしめた後
   、 上記多結晶シリコン層上に加熱に依って酸化され難い非
   酸化層を形成し、 この非酸化層を選択的に除去してイオンの注入されてい
   ない上記多結晶シリコン層を露出せしめ、露出した上記
   多結晶シリコン層の表面を酸化することでこの領域の多
   結晶シリコン層の層厚を薄くすることを特徴とする半導
   体装置の製造方法。