JPS6143479A - トンネル注入型静電誘導トランジスタ - Google Patents
トンネル注入型静電誘導トランジスタInfo
- Publication number
- JPS6143479A JPS6143479A JP59164824A JP16482484A JPS6143479A JP S6143479 A JPS6143479 A JP S6143479A JP 59164824 A JP59164824 A JP 59164824A JP 16482484 A JP16482484 A JP 16482484A JP S6143479 A JPS6143479 A JP S6143479A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- gate
- tunnel
- injection type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/602—Heterojunction gate electrodes for FETs
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、トンネル注入型静電誘導トランジスタに関す
る。
る。
静電誘導型トランジスタ（以下、 ＳＩＴと略す）は、
ゲートとゲートの間で空乏層がつながって生じている電
位障壁の高さを変化させて、ソース・ドレイン間の電流
を制御するトランジスタである。
ゲートとゲートの間で空乏層がつながって生じている電
位障壁の高さを変化させて、ソース・ドレイン間の電流
を制御するトランジスタである。
このとき、電位の制御が空乏層の静電容量を通して行な
われることから、バイポーラトランジスタにおけるベー
ス層の蓄積容量がないものに相当し、 ＦＥＴと比べて
みても非常に高速、低雑音で動作するという優れた特性
を有している。
われることから、バイポーラトランジスタにおけるベー
ス層の蓄積容量がないものに相当し、 ＦＥＴと比べて
みても非常に高速、低雑音で動作するという優れた特性
を有している。
しかし、従来のＳＩＴはソース・ドレイン間、特にソー
ス・ゲート間の寸法が割合と大きな構造になっていたた
め、キャリアが結晶格子の散乱を受け、上限周波数が制
限される問題点があった。
ス・ゲート間の寸法が割合と大きな構造になっていたた
め、キャリアが結晶格子の散乱を受け、上限周波数が制
限される問題点があった。
前述の欠点を除去するために、キャリアが結晶格子の散
乱を受けずに熱電子速度で動くことのできる熱電子放射
型ＳＩＴが先に本願発明者等によって提案された。
乱を受けずに熱電子速度で動くことのできる熱電子放射
型ＳＩＴが先に本願発明者等によって提案された。
このときの電熱密度Ｊは下式（１）で与えられる。
ここで９は単位電荷、ｋはボルツマン定数、Ｔは絶対温
度、ｍｌｌはキャリアの有効質量、 ｎｓはソースの不
純物密度、Φｇｓはゲート領域とソース領域の拡散電位
、Ｖｇはゲートに加えた電圧である。
度、ｍｌｌはキャリアの有効質量、 ｎｓはソースの不
純物密度、Φｇｓはゲート領域とソース領域の拡散電位
、Ｖｇはゲートに加えた電圧である。
キャリアの注入状態が熱電子放射状態になったときのＳ
ＩＴのしゃ断酒波数ｆｃは、電位障壁の幅をＷｇとした
ときに、 ＳＩＴを従属接続して２段目の入力容量を考
慮したときには下記（２）式で与えられる。
ＩＴのしゃ断酒波数ｆｃは、電位障壁の幅をＷｇとした
ときに、 ＳＩＴを従属接続して２段目の入力容量を考
慮したときには下記（２）式で与えられる。
８．８Ｗｇ
従って、ＧａＡｓを用いた場合で電位障壁の幅Ｗｇを０
．１μｍとしたときに、しゃ断酒波数ｆｃはほぼ７８０
Ｇｌ（ｚ程度となる。
．１μｍとしたときに、しゃ断酒波数ｆｃはほぼ７８０
Ｇｌ（ｚ程度となる。
以上のことから熱電子放射型のＳＩＴのｆｃは高々８０
０ＧＨｚであり、それ以上の高いしゃ断酒波数ｆｃが得
られなかった。
０ＧＨｚであり、それ以上の高いしゃ断酒波数ｆｃが得
られなかった。
本発明は、上記の熱電子放射型ＳＩＴの限界を越える量
子効果のトンネル注入を用いた。トンネル注入型５１丁
を提供することを目的をする。
子効果のトンネル注入を用いた。トンネル注入型５１丁
を提供することを目的をする。
〔発明の１■要〕
このため本発明は、トンネル注入型ＳＩＴのゲートをチ
ャンネルよりも禁制帯幅の大きい半導体で構成するよう
にしたことを特徴としている。
ャンネルよりも禁制帯幅の大きい半導体で構成するよう
にしたことを特徴としている。
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明の一実施例に係るトンネル注入型ＳＩＴ
の断面図を示したものである。図において。
の断面図を示したものである。図において。
１はｎ＋のＧａＡｓ基板でトレインとなる領域、２はチ
ャンネルのｎ一層、３，４はチャンネルに接して設けら
れたｎ”ｙＰ十層のトンネル注入層、４はソースとなる
領域、５はＧａ□−ｘＡｌｘＡｓで形成されるゲートと
なる領域で、断面図のみ示しているが相互に網目状ある
いは線状になっていて、端部が一緒になって電極となる
べき領域は表面に露出しているもの、６はドレイン電極
、７はソース電極、８は前記ゲートのうち１表面に露出
された部分に形成されたゲート電極である。
ャンネルのｎ一層、３，４はチャンネルに接して設けら
れたｎ”ｙＰ十層のトンネル注入層、４はソースとなる
領域、５はＧａ□−ｘＡｌｘＡｓで形成されるゲートと
なる領域で、断面図のみ示しているが相互に網目状ある
いは線状になっていて、端部が一緒になって電極となる
べき領域は表面に露出しているもの、６はドレイン電極
、７はソース電極、８は前記ゲートのうち１表面に露出
された部分に形成されたゲート電極である。
この構成から判るように、 ＧａＡｓのように良好な絶
縁膜が得られない化合物半導体においては、ゲートをＧ
ａＡｓよりも禁制帯幅の大きな例えばＧａ１−ｘＡｌｘ
Ａｓのような混晶で形成することによって、ゲートを絶
縁グー１−類似することができる。
縁膜が得られない化合物半導体においては、ゲートをＧ
ａＡｓよりも禁制帯幅の大きな例えばＧａ１−ｘＡｌｘ
Ａｓのような混晶で形成することによって、ゲートを絶
縁グー１−類似することができる。
また、図の構成Ｃ，ゲート領域５の間を通り、ソース４
とドレイン１の間にできるチャンネル２中。
とドレイン１の間にできるチャンネル２中。
ソース４より真のゲートまでの距離は、平均自由行程以
下とすることは言う迄もない、このとき、ゲート領域の
間隔と厚み、チャンネル領域の不純物密度の大きさを変
化させることによって、ノーマリオンとノーマリオフの
動作とすることができる。ゲート領域となるＧａ１−
ｘＡｌｘＡｓのＸの値は例えばｘ＝０．３とする。不純
物密度はアンドープとすることも良い。
下とすることは言う迄もない、このとき、ゲート領域の
間隔と厚み、チャンネル領域の不純物密度の大きさを変
化させることによって、ノーマリオンとノーマリオフの
動作とすることができる。ゲート領域となるＧａ１−
ｘＡｌｘＡｓのＸの値は例えばｘ＝０．３とする。不純
物密度はアンドープとすることも良い。
このように構成されるトンネル注入型ＳＩＴにおいてし
ゃ断層波数ｆｃは次式（３）で与えられる。
ゃ断層波数ｆｃは次式（３）で与えられる。
２ ｘ ０ｇ２ ｔｃ Ｃｇ ２ ｘ ＣｇＶｇＱ
＝ ＣｇＶａ °＝ （
４）（３） 、 （４）式より となる。ここで、トンネル遷移時間ｆｔはτの逆数であ
る。
＝ ＣｇＶａ °＝ （
４）（３） 、 （４）式より となる。ここで、トンネル遷移時間ｆｔはτの逆数であ
る。
トンネル遷移時間は次式（６）で与えられる。
■
τ＝□ ・・・（６）Ｅａ
ここで、ｈはブランク定数を２πで除したもの（１，０
５４６Ｘ １０′″″４Ｊ−ｓｅｃ）、 Ｅはトンネル
接合の電界強度、ａは格子定数である。格子定数として
ＧａＡｓの５．６５３３人としたときに、電界強度Ｅを
１０’Ｖ１０１１．５ＸＩＯ’Ｖ１０ｎ、７ Ｘ １０
’Ｖ／ａｍ、１０’Ｖ／ｃｎとしたときのｆｃは（５）
、 （６）式より、それぞれ、 １．３７Ｘ１０”１
１ｚ、 ６．８３ Ｘ １０”Ｉｌｚ、０．５６ Ｘ
１０１３１１ｚ、１．３７ Ｘ １０１４１１ｚとなり
、遮断周波数は、 １００Ｔ）ｌｚ程度となる。この値
は出願人が先に提案した熱電子放射型ＳＩＴのおおよそ
１００倍位であって、熱電子注入よりも、量子効果に基
づくトンネル注入を用いればＳＩＴの遮断周波数ｆｃを
非常に高くし得ることがわかる。
５４６Ｘ １０′″″４Ｊ−ｓｅｃ）、 Ｅはトンネル
接合の電界強度、ａは格子定数である。格子定数として
ＧａＡｓの５．６５３３人としたときに、電界強度Ｅを
１０’Ｖ１０１１．５ＸＩＯ’Ｖ１０ｎ、７ Ｘ １０
’Ｖ／ａｍ、１０’Ｖ／ｃｎとしたときのｆｃは（５）
、 （６）式より、それぞれ、 １．３７Ｘ１０”１
１ｚ、 ６．８３ Ｘ １０”Ｉｌｚ、０．５６ Ｘ
１０１３１１ｚ、１．３７ Ｘ １０１４１１ｚとなり
、遮断周波数は、 １００Ｔ）ｌｚ程度となる。この値
は出願人が先に提案した熱電子放射型ＳＩＴのおおよそ
１００倍位であって、熱電子注入よりも、量子効果に基
づくトンネル注入を用いればＳＩＴの遮断周波数ｆｃを
非常に高くし得ることがわかる。
ところで、上記実施例においては、ゲート・ソース間容
量（Ｃｇｓ）およびゲート・ドレイン間容量（Ｃｇｄ）
が大きくなり易いという問題がある。
量（Ｃｇｓ）およびゲート・ドレイン間容量（Ｃｇｄ）
が大きくなり易いという問題がある。
これを解決したのが、第２図に示す実施例で。
Ｃｇｓを極めて小さくできる。図中、第１図と同一符合
は同−又は相当部分を示している。この実施例において
は、ゲート５がソース４と同一主表面上にあるので、ゲ
ート電極８の取り出しが容易なことと、Ｃｇｓとゲート
抵抗ｒｇが共に減少し、より高速動作が得られるという
利点が得られる。
は同−又は相当部分を示している。この実施例において
は、ゲート５がソース４と同一主表面上にあるので、ゲ
ート電極８の取り出しが容易なことと、Ｃｇｓとゲート
抵抗ｒｇが共に減少し、より高速動作が得られるという
利点が得られる。
第３図および第４図は本発明の更に他の実施例を示した
ものであり、Ｃｇｄを減少させるにく、絶縁物９を設け
たものである。絶縁物としては５ｉｎ２゜Ｓｉ、 Ｎ、
膜又はポリイミド樹脂等が良い。ＧａＡｓの誘導率１１
に対して、 ５ｇＮａ３．５．５１０□は３．８、ポリ
イミドは３．２位であるので、 ＣｇｄはＧｄＡｓが存
在する場合にくらべて半分以下となる。
ものであり、Ｃｇｄを減少させるにく、絶縁物９を設け
たものである。絶縁物としては５ｉｎ２゜Ｓｉ、 Ｎ、
膜又はポリイミド樹脂等が良い。ＧａＡｓの誘導率１１
に対して、 ５ｇＮａ３．５．５１０□は３．８、ポリ
イミドは３．２位であるので、 ＣｇｄはＧｄＡｓが存
在する場合にくらべて半分以下となる。
第５図はチャンネルを１層１０とした実施例である。
ゲート領域とチャンネルのＰ層が反転状態になり。
Ｐ層のゲート領域５と接触している領域がｎ層になった
ときに、ソースより電子がドレインへトンネル注入され
て動作する。
ときに、ソースより電子がドレインへトンネル注入され
て動作する。
ソースよりドレインまでの長さ即ちチャンネル長は例え
ば１００人というような値、に制御することはできるが
、ゲート間隔即ちチャンネル幅は、デバイ長を目安とし
て決定する必要がある。そのデバイ長は次式（７）で与
えられる。
ば１００人というような値、に制御することはできるが
、ゲート間隔即ちチャンネル幅は、デバイ長を目安とし
て決定する必要がある。そのデバイ長は次式（７）で与
えられる。
ここでｎはチャンネルの不純物密度、εは誘導率である
。
。
上式（７）でｎが１０”ａｎ−”のときにλＤが３．９
５μｍ。
５μｍ。
１０１４Ｑ１１−３のときに０．４ μｍ、また、 １
０”ａｍ−’のときには０．０４μｍ位となる。おおま
かにいってチャンネル長の寸法制御にくらべて、チャン
ネル幅の寸法制御はフォトリソグラフィの精度で決まる
ので。
０”ａｍ−’のときには０．０４μｍ位となる。おおま
かにいってチャンネル長の寸法制御にくらべて、チャン
ネル幅の寸法制御はフォトリソグラフィの精度で決まる
ので。
チャンネル幅の寸法は製作技術との兼ね合いで決定する
必要がある。
必要がある。
第６図はソースからの電子を、能率良く、ゲート領域に
制限するために、第５図の実施例のＰチャンネル中に高
不純物密度領域を形成した実施例である。埋込領域１１
はソース側の電子に対して電位障壁が高いので、電子は
チャンネルの埋込領域の両側を通るようになる６実際に
動作する部分がゲート領域を形成しているＰチャンネル
とソース電極７は例えば０．５μｍ〜１μｍとしても良
いことになり製作は容易になる。
制限するために、第５図の実施例のＰチャンネル中に高
不純物密度領域を形成した実施例である。埋込領域１１
はソース側の電子に対して電位障壁が高いので、電子は
チャンネルの埋込領域の両側を通るようになる６実際に
動作する部分がゲート領域を形成しているＰチャンネル
とソース電極７は例えば０．５μｍ〜１μｍとしても良
いことになり製作は容易になる。
第７図は本発明の更に別の実施例を示したものであって
、Ｐ領域をソース領域４に隣接し、残りの部分はｎ（ｎ
″″）領域とした構造である。
、Ｐ領域をソース領域４に隣接し、残りの部分はｎ（ｎ
″″）領域とした構造である。
また、第８図は、ｐ領域をチャンネルのソースの近くに
挿入したものであって、Ｃｇｓを小さくし、ゲート領域
を小さく形成できる実施例を示している。
挿入したものであって、Ｃｇｓを小さくし、ゲート領域
を小さく形成できる実施例を示している。
なお１以上に説明してきた第１図〜第８図の実施例にお
いて、ソースより真のゲートまでの距離は平均自由行程
以下にすることは勿論である。
いて、ソースより真のゲートまでの距離は平均自由行程
以下にすることは勿論である。
ところで、トンネル注入層のｎ＋、ｐ中層の不純物密度
は１次式のように決めることができる。即ち、ｐ＋、１
十層の不純物密度が一様の場合に、０バイアスの拡散電
位ｖｂで決まる空乏層の厚みＷは次式となる。
は１次式のように決めることができる。即ち、ｐ＋、１
十層の不純物密度が一様の場合に、０バイアスの拡散電
位ｖｂで決まる空乏層の厚みＷは次式となる。
Ｅ＝□ ・・・（！ｌｌλここで
、ｌ１ｊＡはＰ十領域４のアクセプタ密度、ＮＤはｎ十
領域３のドナー密度である。
、ｌ１ｊＡはＰ十領域４のアクセプタ密度、ＮＤはｎ十
領域３のドナー密度である。
ＮＡを１０２１０２ｌ”としたときに、ＮＤが１０”
ｃ ｍ−”ではＷは１３０人、Ｅは２．１６ Ｘ １０
’Ｖ／■、Ｎｏが１０２０印−３ではＷは４１人、Ｅは
６，８Ｘ ｌｏ’Ｖ／ａｎ程度となり、そのときのｆｃ
はそれぞれ４０ＴＨｚ、７２ＴＨｚ位となる。
ｃ ｍ−”ではＷは１３０人、Ｅは２．１６ Ｘ １０
’Ｖ／■、Ｎｏが１０２０印−３ではＷは４１人、Ｅは
６，８Ｘ ｌｏ’Ｖ／ａｎ程度となり、そのときのｆｃ
はそれぞれ４０ＴＨｚ、７２ＴＨｚ位となる。
なお、以上の実施例においては−Ｐ”＋ｎ＋のトンネル
注入領域は、ｐ＋ＷＪ４をソースとしてきたが。
注入領域は、ｐ＋ＷＪ４をソースとしてきたが。
第９図に示すようにｎ＋をソース領域としても良い。
また、以上の実施例において、ゲート領域のＧａ１−
ｘＡｌｘＡｓはＧａＡｓとの間の表面準位をできるだけ
減少させる必要があり、 ＧａＡｓとの間で格子定数が
合うようにＧａ、 −ｘ＾ＩＸＡＳＩ−Ｙのように小量
のＰ（リン）を添加した混晶とすると良い。また、その
ときの組成はｘ＝０．３のときにｙは０．０１程度にす
ると良い。
ｘＡｌｘＡｓはＧａＡｓとの間の表面準位をできるだけ
減少させる必要があり、 ＧａＡｓとの間で格子定数が
合うようにＧａ、 −ｘ＾ＩＸＡＳＩ−Ｙのように小量
のＰ（リン）を添加した混晶とすると良い。また、その
ときの組成はｘ＝０．３のときにｙは０．０１程度にす
ると良い。
チャンネルの不純物密度はｉＷＩから１０１″Ｃｍ−’
。
。
トンネル注入領域は１０１ｓ〜１０”ａｎ−程度とすれ
ば良い。ソースとドレインの電極材料はｎｏｒへはＡｕ
−Ｇｅ、 Ａｕ−Ｇｅ−Ｎｉ、 ｐｕｆｆへはＡｕ−Ｚ
ｎ、 ＡＢ−Ｚｎ、 （：ｒ−Ａｕ等の合金を用いるこ
とかて゛きる。
ば良い。ソースとドレインの電極材料はｎｏｒへはＡｕ
−Ｇｅ、 Ａｕ−Ｇｅ−Ｎｉ、 ｐｕｆｆへはＡｕ−Ｚ
ｎ、 ＡＢ−Ｚｎ、 （：ｒ−Ａｕ等の合金を用いるこ
とかて゛きる。
ゲート領域のＧａ１−ｘＡｌｘＡｓの電極材、料として
は、前記ソース、ドレイン用の電極材料の他に、Ｔｉ。
は、前記ソース、ドレイン用の電極材料の他に、Ｔｉ。
Ｐ ｔ ｇ Ｗ ＋ Ｃｒ ｇ 、１（ｆ ＨＮｉ等の
Ｇａ１− ｘＡｌｘＡｓに対して抵抗性接触を形成しな
い高融点金焉材料とすることもできる。
Ｇａ１− ｘＡｌｘＡｓに対して抵抗性接触を形成しな
い高融点金焉材料とすることもできる。
素子の製作に際しては、チャンネル領域、ソース領域は
、本願発明者等の発明によるＧａＡｓの１分子層ずつ成
長できる分子層エピタキシャル成長法、および光分子層
エピタキシャル成長法、気相成長法、ＭＯＣＶＤ法、Ｍ
ＢＥ法、イオン注入法等が使用できる。ソース、ゲート
、ドレインの電極の形成は真空蒸着（抵抗加熱、電子ビ
ーム加熱、スパッタ法）法、プラズマエツチング、フォ
トエツチング、フォトリングラフィ等の組合せにより形
成できる。
、本願発明者等の発明によるＧａＡｓの１分子層ずつ成
長できる分子層エピタキシャル成長法、および光分子層
エピタキシャル成長法、気相成長法、ＭＯＣＶＤ法、Ｍ
ＢＥ法、イオン注入法等が使用できる。ソース、ゲート
、ドレインの電極の形成は真空蒸着（抵抗加熱、電子ビ
ーム加熱、スパッタ法）法、プラズマエツチング、フォ
トエツチング、フォトリングラフィ等の組合せにより形
成できる。
また、半導体材料はＧａＡｓに限らずＩｎＰ、ＩｎＡｓ
、■−■族半心体その混晶等の半導体でも良いし、ゲー
ト領域はＩｎ１− ＸＧ（ＩＸＰ、Ｉｎ、 −ｘＧａｘ
Ａｓでも良いことは言うまでもない。
、■−■族半心体その混晶等の半導体でも良いし、ゲー
ト領域はＩｎ１− ＸＧ（ＩＸＰ、Ｉｎ、 −ｘＧａｘ
Ａｓでも良いことは言うまでもない。
以上のように本発明によれば、従来のトランジスタでは
得られない高い周波数領域で増幅１発振等の三端子動作
する高速、低雑音のトンネル注入型静電誘導トランジス
タが得られる。
得られない高い周波数領域で増幅１発振等の三端子動作
する高速、低雑音のトンネル注入型静電誘導トランジス
タが得られる。
第１図〜第９図はそれぞれ本発明の各実施例に係るトン
ネル注入型静電誘導トランジスタの断面図である。 １・・・ ドレインとなるべきｎ中基板、 ｚ、ｉｏ・
・・チャンネル、３．４・・・ トンネル注入領域、４
・・・ソース領域、５・・・ＧａＡｓよりも禁制帯幅の
広い半導体で形成されるゲート領域、６・・・ ドレイ
ン電極、７・・・ソース電極、８・・・ゲート電極、９
・・・絶縁物。 〜、＼ 代理人 弁理士 紋 １） 誠 ）第７図 ′＄２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図
ネル注入型静電誘導トランジスタの断面図である。 １・・・ ドレインとなるべきｎ中基板、 ｚ、ｉｏ・
・・チャンネル、３．４・・・ トンネル注入領域、４
・・・ソース領域、５・・・ＧａＡｓよりも禁制帯幅の
広い半導体で形成されるゲート領域、６・・・ ドレイ
ン電極、７・・・ソース電極、８・・・ゲート電極、９
・・・絶縁物。 〜、＼ 代理人 弁理士 紋 １） 誠 ）第７図 ′＄２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図
Claims (8)
- （１）チャンネルとなる半導体領域と、このチャンネル
の両側に接触して形成されるソースおよびドレイン領域
と、前記ソース領域とチャンネルの間に、トンネル注入
領域を備えると共に、前記チャンネルの一部もしくは全
面に接触して、前記チャンネルよりも禁制帯幅の大きい
半導体よりなるゲート領域を具備することを特徴とする
トンネル注入型静電誘導トランジスタ。 - （２）特許請求の範囲第１項記載において、チャンネル
となる半導体がＧａＡｓ、ゲート領域がＧａ＿１−ｘＡ
ｌｘＡｓであるトンネル注入型静電誘導トランジスタ。 - （３）特許請求の範囲第１項記載において、ゲート領域
がチャンネル領域の半導体と格子定数補正されてなるト
ンネル注入型静電誘導トランジスタ。 - （４）特許請求の範囲第１項または第３項記載において
、ゲート領域がＧａ＿１−ｘＡｌｘＡｓ＿１−ｙＰｙで
あるトンネル注入型静電誘導トランジスタ。 - （５）特許請求の範囲第１項、第２項、第３項、第４項
のいずれかの記載において、チャンネル幅の寸法がチャ
ンネル領域の不純物密度より決まるデバイ長λ＿Ｄに対
して、２λ＿Ｄ以内であるトンネル注入型静電誘導トラ
ンジスタ。 - （６）特許請求の範囲第１項から第５項までのいずれか
の記載において、ゲート領域に接して設けられるゲート
電極がゲート領域に対して抵抗性接触となる金属材料で
形成されてなるトンネル注入型静電誘導トランジスタ。 - （７）特許請求の範囲第１項から第５項までのいずれか
の記載において、ゲート領域に接して設けられるゲート
電極がゲート領域に対して抵抗性接触とならない金属材
料で形成されてなるトンネル注入型静電誘導トランジス
タ。 - （８）特許請求の範囲第１項から第７項までのいずれか
の記載において、チャンネル中に、ソース領域からのキ
ャリアに対して他のチャンネル領域よりも電位障壁の高
い半導体領域を含むトンネル注入型静電誘導トランジス
タ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164824A JPH0620143B2 (ja) | 1984-08-08 | 1984-08-08 | トンネル注入型静電誘導トランジスタ |
| GB08519851A GB2163002B (en) | 1984-08-08 | 1985-08-07 | Tunnel injection static induction transistor and its integrated circuit |
| FR858512117A FR2569056B1 (fr) | 1984-08-08 | 1985-08-07 | Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor |
| DE19853528562 DE3528562A1 (de) | 1984-08-08 | 1985-08-08 | Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung |
| GB08723051A GB2194677B (en) | 1984-08-08 | 1987-10-01 | Tunnel injection static induction transistor integrated circuit |
| US07/147,656 US4870469A (en) | 1984-08-08 | 1988-01-25 | Tunnel injection type static transistor and its integrated circuit |
| JP2317984A JP2587722B2 (ja) | 1984-08-08 | 1990-11-26 | トンネル注入型静電誘導トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164824A JPH0620143B2 (ja) | 1984-08-08 | 1984-08-08 | トンネル注入型静電誘導トランジスタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317984A Division JP2587722B2 (ja) | 1984-08-08 | 1990-11-26 | トンネル注入型静電誘導トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143479A true JPS6143479A (ja) | 1986-03-03 |
| JPH0620143B2 JPH0620143B2 (ja) | 1994-03-16 |
Family
ID=15800611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164824A Expired - Fee Related JPH0620143B2 (ja) | 1984-08-08 | 1984-08-08 | トンネル注入型静電誘導トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620143B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186374A (en) * | 1981-05-12 | 1982-11-16 | Semiconductor Res Found | Tunnel injection type travelling time effect semiconductor device |
-
1984
- 1984-08-08 JP JP59164824A patent/JPH0620143B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186374A (en) * | 1981-05-12 | 1982-11-16 | Semiconductor Res Found | Tunnel injection type travelling time effect semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620143B2 (ja) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640022A (en) | Quantum effect device | |
| Trew | High-frequency solid-state electronic devices | |
| US4727403A (en) | Double heterojunction semiconductor device with injector | |
| JP5325198B2 (ja) | 電界効果トランジスタ | |
| US5091759A (en) | Heterostructure field effect transistor | |
| US4620207A (en) | Edge channel FET | |
| US4701996A (en) | Method for fabricating edge channel FET | |
| JPH0135508B2 (ja) | ||
| US4712122A (en) | Heterojunction gate ballistic JFET with channel thinner than Debye length | |
| JPS5925392B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US3355637A (en) | Insulated-gate field effect triode with an insulator having the same atomic spacing as the channel | |
| US4870469A (en) | Tunnel injection type static transistor and its integrated circuit | |
| JPH0817186B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6143479A (ja) | トンネル注入型静電誘導トランジスタ | |
| JP2587722B2 (ja) | トンネル注入型静電誘導トランジスタ | |
| JPS6134979A (ja) | 熱電子放射型静電誘導トランジスタ | |
| US4887049A (en) | Solid state space harmonic amplifier | |
| Zhuravlev et al. | New Type of Heterostructures for Powerful pHEMT Transistors | |
| JP2589062B2 (ja) | 熱電子放射型静電誘導サイリスタ | |
| JPH0131314B2 (ja) | ||
| JPH0763094B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6129555B2 (ja) | ||
| JPS59208878A (ja) | 深いデイプレツシヨンモ−ドで作動する電界効果トランジスタ | |
| GATE | l5 InPCAF\\MESA _&\:. _®\‘\k. | |
| JPS6159877A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |