JPS6143891B2 - - Google Patents
Info
- Publication number
- JPS6143891B2 JPS6143891B2 JP53075769A JP7576978A JPS6143891B2 JP S6143891 B2 JPS6143891 B2 JP S6143891B2 JP 53075769 A JP53075769 A JP 53075769A JP 7576978 A JP7576978 A JP 7576978A JP S6143891 B2 JPS6143891 B2 JP S6143891B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- control
- current
- control transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking
Landscapes
- Noise Elimination (AREA)
- Manipulation Of Pulses (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、ラジオ受信機等の受信信号中に含ま
れるパルス雑音を検出する為の装置に係り、特に
利得制御可能な前記パルス雑音の検出装置におけ
る過大入力時のトランジスタ破壊を防止せんとす
るものである。 受信信号中のパルス雑音を検出し、前記パルス
雑音が存在する期間中、信号伝送路に配設された
ゲートを遮断して雑音発生を防止するシステムが
公知である。しかして、前記システムに使用され
るパルス雑音検出装置としては、第１図に示す如
きものが考えられる。第１図において、１はハイ
パスフイルター（図示せず）を介して得られたパ
ルス雑音及び白色雑音等の連続雑音の高周波成分
が印加される入力端子、２は前記入力端子１に印
加された信号を増幅する差動増幅回路、３は前記
差動増幅回路２の出力信号を両波整流する両波整
流回路、４は前記両波整流回路３の出力信号中に
含まれるパルス雑音を検出する為のパルス雑音検
出回路、５は前記両波整流回路３の出力信号中に
含まれる連続雑音レベルに対応する直流信号を発
生する平滑回路、６は前記差動増幅回路２の利得
を制御する為の制御回路である。 入力端子１に印加される連続雑音が小さい間、
平滑回路５の平滑コンデンサ７の電圧は、制御回
路６の第１及び第２制御トランジスタ８及び９を
導通させる程大とはならず、その為、制御回路６
は不動状態にある。しかして、入力端子１に印加
された信号は、差動増幅回路２で増幅され、一対
のトランジスタ１０及び１１のコレクタからそれ
ぞれインピーダンス変換トランジスタ１２及び１
３を介して両波整流回路３に印加される。前記整
流回路３の第１整流トランジスタ１４は、差動増
幅回路２の一方のトランジスタ１０の出力信号が
他方のトランジスタ１１の出力信号よりも大の時
導通し、第２整流トランジスタ１５は、前記他方
のトランジスタ１１の出力信号が一方のトランジ
スタ１０の出力信号よりも大の時導通する様、回
路接続されている。従つて、第１及び第２整流ト
ランジスタ１４及び１５の共通コレクタには両波
整流信号が得られる。 前記第１及び第２整流トランジスタ１４及び１
５の共通コレクタに得られる信号のうち、パルス
雑音はパルス雑音検出回路４によつて検出され
る。すなわち、一般にパルス雑音は連続雑音に比
して十分に大なるレベルを有する。従つて、パル
ス雑音検出回路４の第１及び第２分圧抵抗１６及
び１７の分圧比を適当に設定し、所定のスレシユ
ホールドレベルを設定すれば、十分大なるレベル
のパルス雑音の存在時のみ検出トランジスタ１８
が導通し、そのコレクタに接続された出力端子１
９に検出パルスが得られる。その際、連続雑音に
比してあまりレベル差のないパルス雑音は、検出
されないが、そのようなパルス雑音は、連続雑音
と見做して無視しても何ら不都合を生じない。 一方、前記第１及び第２整流トランジスタ１４
及び１５の共通コレクタに得られた連続雑音に係
る信号は、充電トランジスタ２０を介して平滑回
路５に印加され、平滑コンデンサ７を充電する。
その為、前記平滑コンデンサ７の両端電圧は徐々
に上昇する。 入力端子１に印加される連続雑音レベルが小の
間、前記平滑コンデンサ７の両端電圧は、制御回
路６の第１及び第２制御トランジスタ８及び９を
導通させるほど高くならないが、前記連続雑音レ
ベルが大となると、前記平滑コンデンサ７の両端
電圧も上昇し、前記第１及び第２制御トランジス
タ８及び９のベース・エミツタ間電圧（ＶBE）と
なるので、前記第１及び第２制御トランジスタ８
及び９は導通状態を呈する。 前記第１及び第２制御トランジスタ８及び９が
導通状態を呈することにより、差動増幅回路２の
利得制御が開始される。いま、第１制御トランジ
スタ８のコレクタ電流をI1、第２制御トランジス
タ９のコレクタ電流をI2とすれば I1＝I2 ………(1) となる。又、電流ミラー回路２１のトランジスタ
２２のコレクタ電流をI3とすれば、 I1＝I3 ………(2) となる。従つて、第(1)及び第(2)式より、 I2＝I3 ………(3) となる。そして、第２制御トランジスタ９の導通
により、ダイオード２３，２４，２５及び２６が
導通し、該ダイオード２３乃至２６の内部インピ
ーダンスの低下により、入力端子１に印加される
入力信号が減衰されるので、結果として差動増幅
回路２の利得制御が達成される。その時、第(3)式
に示す如く、I2＝I3となるので、差動増幅回路２
のベースバイアスに対する悪影響は防止される。 上述の如くして、第１図に示す回路は、利得制
御が行なわれるので、パルス雑音検出回路４の検
出レベルを固定しておいても、誤動作すること無
く有効に所定レベル以上のパルス雑音のみを検出
することが出来る。 しかしながら、第１図に示す回路においては、
第１及び第２制御トランジスタ８及び９が過大な
コレクタ電流により破壊される危険がある。すな
わち、電界強度の低下等により入力端子１に印加
される連続雑音レベルがより増加すると、それに
応じて制御回路６の第１及び第２制御トランジス
タ８及び９の導通度が大となり、非常に大きなコ
レクタ電流が流れる。その為、前記非常に大きな
コレクタ電流により前記第１及び第２トランジス
タ８及び９が破壊される危険がある。 本発明は、上述の点に鑑み成されたもので、第
１図に示す如きパルス雑音検出装置において、利
得を制御する制御回路の制御トランジスタのコレ
クタ電流を制限する電流制限回路を設けることに
より、前記制御トランジスタの破壊防止を達成せ
んとするものである。 以下本発明の実施例に基き、図面を参照しなが
ら説明する。第２図は本発明の一実施例を示すも
ので、第１制御トランジスタ８のコレクタに直列
接続された電流制限抵抗２６を除いては、第１図
の回路と全く同一に構成されている。しかして、
大きな連続雑音が入力端子１に印加され、第１制
御トランジスタ８のコレクタ電流I1が増加する
と、それに応じて前記電流制限抵抗２６における
電圧降下が大となり、前記第１制御トランジスタ
８のコレクタ電圧が低下する。そして、前記コレ
クタ電流I1が所定の直に達すると、前記第１制御
トランジスタ８が飽和し、コレクタ電流の増加が
停止し、それによつて前記第１制御トランジスタ
８第２制御トランジスタ９、電流ミラー回路２１
等の破壊防止が達成される。そして、簡易型のト
ランジスタ破壊防止回路としては、第２図に示す
もので十分である。 第３図は、本発明の別の実施例を示すものであ
る。第２図に示す回路は、通常の動作状態におい
ては、十分なるトランジスタの破壊防止を達成出
来る。しかしながら、第２図の回路は、電源電圧
（＋Vcc）が低下すると、第１制御トランジスタ
８のコレクタ電流I1が小さいうちに該トランジス
タ８が飽和し、制御範囲が狭しなるという欠点を
有する。又、逆に電源電圧（＋Vcc）が上昇する
と第１制御トランジスタ８のコレクタ電流が相当
大となつても該トランジスタ８が飽和しないとい
う状態なり、その為、前記第１制御トランジスタ
８が破壊される危険がある。 第３図の回路は、上述の如き電源電圧（＋
Vcc）の変化に対しても対応出来る様に工夫され
ているもので、第１図の回路と異る点は、第１電
流ミラートランジスタ２２と等しい動作をする第
２電流ミラートランジスタ２７と、該第２電流ミ
ラートランジスタ２７のコレクタ電流によつて動
作する電流制限トランジスタ２８を設けた点にあ
る。 入力端子１に印加される入力信号が増大し、第
１制御トランジスタ８のコレクタ電流が増加する
と、前記コレクタ電流と等しい電流が第２制御ト
ランジスタ９及び第２電流ミラートランジスタ２
７に流れる。そして、前記第２電流ミラートラン
ジスタ２７のコレクタ電流に応じて、抵抗２９の
両端に電圧が生じる。従つて、前記抵抗２９の値
を適当に設定すれば、第２電流ミラートランジス
タ２７の所定のコレクタ電流、すなわち、第１制
御トランジスタ８の所定のコレクタ電流が流れた
とき電流制限トランジスタ２８が導通し、前記第
１制御トランジスタ８及び第２制御トランジスタ
９のベース電流を側路するので、前記第１制御ト
ランジスタ８及び第２制御トランジスタ９のコレ
クタ電流が制限され、それによつて前記両トラン
ジスタ８及び９等の破壊防止が達成される。 第３図に示す回路は、上述の如くトランジスタ
の破壊防止という主たる目的を完遂出来るととも
に、その動作が第２電流ミラートランジスタ２７
のコレクタ電流にのみ依存するので、電源電圧の
変化に対して無関係に安定な保護動作を行い得る
という利点を有する。 以上述べた如く、本発明に係るパルス雑音検出
装置は、良好なパルス雑音検出機能を有するとと
もに、利得制御を行うトランジスタの破壊防止を
達成し得る優れたものである。
れるパルス雑音を検出する為の装置に係り、特に
利得制御可能な前記パルス雑音の検出装置におけ
る過大入力時のトランジスタ破壊を防止せんとす
るものである。 受信信号中のパルス雑音を検出し、前記パルス
雑音が存在する期間中、信号伝送路に配設された
ゲートを遮断して雑音発生を防止するシステムが
公知である。しかして、前記システムに使用され
るパルス雑音検出装置としては、第１図に示す如
きものが考えられる。第１図において、１はハイ
パスフイルター（図示せず）を介して得られたパ
ルス雑音及び白色雑音等の連続雑音の高周波成分
が印加される入力端子、２は前記入力端子１に印
加された信号を増幅する差動増幅回路、３は前記
差動増幅回路２の出力信号を両波整流する両波整
流回路、４は前記両波整流回路３の出力信号中に
含まれるパルス雑音を検出する為のパルス雑音検
出回路、５は前記両波整流回路３の出力信号中に
含まれる連続雑音レベルに対応する直流信号を発
生する平滑回路、６は前記差動増幅回路２の利得
を制御する為の制御回路である。 入力端子１に印加される連続雑音が小さい間、
平滑回路５の平滑コンデンサ７の電圧は、制御回
路６の第１及び第２制御トランジスタ８及び９を
導通させる程大とはならず、その為、制御回路６
は不動状態にある。しかして、入力端子１に印加
された信号は、差動増幅回路２で増幅され、一対
のトランジスタ１０及び１１のコレクタからそれ
ぞれインピーダンス変換トランジスタ１２及び１
３を介して両波整流回路３に印加される。前記整
流回路３の第１整流トランジスタ１４は、差動増
幅回路２の一方のトランジスタ１０の出力信号が
他方のトランジスタ１１の出力信号よりも大の時
導通し、第２整流トランジスタ１５は、前記他方
のトランジスタ１１の出力信号が一方のトランジ
スタ１０の出力信号よりも大の時導通する様、回
路接続されている。従つて、第１及び第２整流ト
ランジスタ１４及び１５の共通コレクタには両波
整流信号が得られる。 前記第１及び第２整流トランジスタ１４及び１
５の共通コレクタに得られる信号のうち、パルス
雑音はパルス雑音検出回路４によつて検出され
る。すなわち、一般にパルス雑音は連続雑音に比
して十分に大なるレベルを有する。従つて、パル
ス雑音検出回路４の第１及び第２分圧抵抗１６及
び１７の分圧比を適当に設定し、所定のスレシユ
ホールドレベルを設定すれば、十分大なるレベル
のパルス雑音の存在時のみ検出トランジスタ１８
が導通し、そのコレクタに接続された出力端子１
９に検出パルスが得られる。その際、連続雑音に
比してあまりレベル差のないパルス雑音は、検出
されないが、そのようなパルス雑音は、連続雑音
と見做して無視しても何ら不都合を生じない。 一方、前記第１及び第２整流トランジスタ１４
及び１５の共通コレクタに得られた連続雑音に係
る信号は、充電トランジスタ２０を介して平滑回
路５に印加され、平滑コンデンサ７を充電する。
その為、前記平滑コンデンサ７の両端電圧は徐々
に上昇する。 入力端子１に印加される連続雑音レベルが小の
間、前記平滑コンデンサ７の両端電圧は、制御回
路６の第１及び第２制御トランジスタ８及び９を
導通させるほど高くならないが、前記連続雑音レ
ベルが大となると、前記平滑コンデンサ７の両端
電圧も上昇し、前記第１及び第２制御トランジス
タ８及び９のベース・エミツタ間電圧（ＶBE）と
なるので、前記第１及び第２制御トランジスタ８
及び９は導通状態を呈する。 前記第１及び第２制御トランジスタ８及び９が
導通状態を呈することにより、差動増幅回路２の
利得制御が開始される。いま、第１制御トランジ
スタ８のコレクタ電流をI1、第２制御トランジス
タ９のコレクタ電流をI2とすれば I1＝I2 ………(1) となる。又、電流ミラー回路２１のトランジスタ
２２のコレクタ電流をI3とすれば、 I1＝I3 ………(2) となる。従つて、第(1)及び第(2)式より、 I2＝I3 ………(3) となる。そして、第２制御トランジスタ９の導通
により、ダイオード２３，２４，２５及び２６が
導通し、該ダイオード２３乃至２６の内部インピ
ーダンスの低下により、入力端子１に印加される
入力信号が減衰されるので、結果として差動増幅
回路２の利得制御が達成される。その時、第(3)式
に示す如く、I2＝I3となるので、差動増幅回路２
のベースバイアスに対する悪影響は防止される。 上述の如くして、第１図に示す回路は、利得制
御が行なわれるので、パルス雑音検出回路４の検
出レベルを固定しておいても、誤動作すること無
く有効に所定レベル以上のパルス雑音のみを検出
することが出来る。 しかしながら、第１図に示す回路においては、
第１及び第２制御トランジスタ８及び９が過大な
コレクタ電流により破壊される危険がある。すな
わち、電界強度の低下等により入力端子１に印加
される連続雑音レベルがより増加すると、それに
応じて制御回路６の第１及び第２制御トランジス
タ８及び９の導通度が大となり、非常に大きなコ
レクタ電流が流れる。その為、前記非常に大きな
コレクタ電流により前記第１及び第２トランジス
タ８及び９が破壊される危険がある。 本発明は、上述の点に鑑み成されたもので、第
１図に示す如きパルス雑音検出装置において、利
得を制御する制御回路の制御トランジスタのコレ
クタ電流を制限する電流制限回路を設けることに
より、前記制御トランジスタの破壊防止を達成せ
んとするものである。 以下本発明の実施例に基き、図面を参照しなが
ら説明する。第２図は本発明の一実施例を示すも
ので、第１制御トランジスタ８のコレクタに直列
接続された電流制限抵抗２６を除いては、第１図
の回路と全く同一に構成されている。しかして、
大きな連続雑音が入力端子１に印加され、第１制
御トランジスタ８のコレクタ電流I1が増加する
と、それに応じて前記電流制限抵抗２６における
電圧降下が大となり、前記第１制御トランジスタ
８のコレクタ電圧が低下する。そして、前記コレ
クタ電流I1が所定の直に達すると、前記第１制御
トランジスタ８が飽和し、コレクタ電流の増加が
停止し、それによつて前記第１制御トランジスタ
８第２制御トランジスタ９、電流ミラー回路２１
等の破壊防止が達成される。そして、簡易型のト
ランジスタ破壊防止回路としては、第２図に示す
もので十分である。 第３図は、本発明の別の実施例を示すものであ
る。第２図に示す回路は、通常の動作状態におい
ては、十分なるトランジスタの破壊防止を達成出
来る。しかしながら、第２図の回路は、電源電圧
（＋Vcc）が低下すると、第１制御トランジスタ
８のコレクタ電流I1が小さいうちに該トランジス
タ８が飽和し、制御範囲が狭しなるという欠点を
有する。又、逆に電源電圧（＋Vcc）が上昇する
と第１制御トランジスタ８のコレクタ電流が相当
大となつても該トランジスタ８が飽和しないとい
う状態なり、その為、前記第１制御トランジスタ
８が破壊される危険がある。 第３図の回路は、上述の如き電源電圧（＋
Vcc）の変化に対しても対応出来る様に工夫され
ているもので、第１図の回路と異る点は、第１電
流ミラートランジスタ２２と等しい動作をする第
２電流ミラートランジスタ２７と、該第２電流ミ
ラートランジスタ２７のコレクタ電流によつて動
作する電流制限トランジスタ２８を設けた点にあ
る。 入力端子１に印加される入力信号が増大し、第
１制御トランジスタ８のコレクタ電流が増加する
と、前記コレクタ電流と等しい電流が第２制御ト
ランジスタ９及び第２電流ミラートランジスタ２
７に流れる。そして、前記第２電流ミラートラン
ジスタ２７のコレクタ電流に応じて、抵抗２９の
両端に電圧が生じる。従つて、前記抵抗２９の値
を適当に設定すれば、第２電流ミラートランジス
タ２７の所定のコレクタ電流、すなわち、第１制
御トランジスタ８の所定のコレクタ電流が流れた
とき電流制限トランジスタ２８が導通し、前記第
１制御トランジスタ８及び第２制御トランジスタ
９のベース電流を側路するので、前記第１制御ト
ランジスタ８及び第２制御トランジスタ９のコレ
クタ電流が制限され、それによつて前記両トラン
ジスタ８及び９等の破壊防止が達成される。 第３図に示す回路は、上述の如くトランジスタ
の破壊防止という主たる目的を完遂出来るととも
に、その動作が第２電流ミラートランジスタ２７
のコレクタ電流にのみ依存するので、電源電圧の
変化に対して無関係に安定な保護動作を行い得る
という利点を有する。 以上述べた如く、本発明に係るパルス雑音検出
装置は、良好なパルス雑音検出機能を有するとと
もに、利得制御を行うトランジスタの破壊防止を
達成し得る優れたものである。
第１図は本発明の説明に供する為の回路図、第
２図及び第３図はそれぞれ本発明の一実施例を示
す回路図である。 １…入力端子、２…差動増幅回路、３…両波整
流回路、４…パルス雑音検出回路、５…平滑回
路、６…制御回路、８，９…制御トランジスタ、
２６…電流制限抵抗、２７…第２電流ミラートラ
ンジスタ、２８…電流制限トランジスタ。
２図及び第３図はそれぞれ本発明の一実施例を示
す回路図である。 １…入力端子、２…差動増幅回路、３…両波整
流回路、４…パルス雑音検出回路、５…平滑回
路、６…制御回路、８，９…制御トランジスタ、
２６…電流制限抵抗、２７…第２電流ミラートラ
ンジスタ、２８…電流制限トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 受信信号中のパルス雑音及び連続雑音を増幅
する増幅回路と、該増幅回路の出力信号中の連続
雑音レベルを検出する第１検出回路と、前記出力
信号中のパルス雑音を検出する第２検出回路と、
前記第１検出回路の出力信号によつて駆動される
制御回路とを備え、前記制御回路によつて前記増
幅回路の利得制御を行うとともに、前記第２検出
回路から所定レベル以上のパルス雑音を取り出す
パルス雑音検出装置において、前記制御回路は、
前記第１検出回路の出力信号がベースに印加され
る制御トランジスタ及び該制御トランジスタに応
じて前記増幅回路の入力信号を制限する制限回路
を有し、前記制御トランジスタは、連続雑音レベ
ルの増大による破壊防止の為、該制御トランジス
タのコレクタ電流を制限する電流制限回路を備え
ることを特徴とするパルス雑音検出装置。 ２ 前記制御回路は、第１制御トランジスタ、電
流ミラー回路、第２制御トランジスタ、及び前記
増幅回路の入力信号制限回路を有し、前記電流ミ
ラー回路によつて、前記第１及び第２制御トラン
ジスタのコレクタ電流が等しく設定されるととも
に、前記第２制御トランジスタのコレクタ電流に
よつて前記入力信号制限回路が制御されるように
構成されており、前記電流制限回路は、前記第１
制御トランジスタのコレクタ電流と等しい電流を
流すことの出来るトランジスタと、該トランジス
タの前記電流によつて駆動される電流制限トラン
ジスタとを有し、該電流制限トランジスタによつ
て前記第１制御トランジスタのベース電流を制限
するようにしたことを特徴とする特許請求の範囲
第１項記載のパルス雑音検出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7576978A JPS551787A (en) | 1978-06-19 | 1978-06-19 | Detector for pulsive noise |
| US06/022,342 US4278901A (en) | 1978-06-09 | 1979-03-20 | Pulsive component detecting apparatus |
| DE2922011A DE2922011C2 (de) | 1978-06-09 | 1979-05-30 | Einrichtung zum Detektieren von impulsförmigen Störsignalen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7576978A JPS551787A (en) | 1978-06-19 | 1978-06-19 | Detector for pulsive noise |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS551787A JPS551787A (en) | 1980-01-08 |
| JPS6143891B2 true JPS6143891B2 (ja) | 1986-09-30 |
Family
ID=13585738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7576978A Granted JPS551787A (en) | 1978-06-09 | 1978-06-19 | Detector for pulsive noise |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS551787A (ja) |
-
1978
- 1978-06-19 JP JP7576978A patent/JPS551787A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS551787A (en) | 1980-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4173739A (en) | Overload detecting circuit for a PWM amplifier | |
| US4415863A (en) | Pulse width modulation amplifier | |
| US4509022A (en) | Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit | |
| US4293822A (en) | Gated AGC amplifier with dc feedback | |
| JPH054334Y2 (ja) | ||
| JPS6127714B2 (ja) | ||
| JPH0119770B2 (ja) | ||
| JPS6143891B2 (ja) | ||
| JPS6143889B2 (ja) | ||
| US4278901A (en) | Pulsive component detecting apparatus | |
| US4289981A (en) | Pulsive component detecting apparatus | |
| US3315094A (en) | Gated limiter circuit | |
| US4143330A (en) | Detector circuit | |
| US3553490A (en) | Level detector amplifier with controllable degenerative feedback | |
| JPS6143890B2 (ja) | ||
| JPH0735462Y2 (ja) | Ａｇｃ回路 | |
| JPS6227633B2 (ja) | ||
| JPS5926671Y2 (ja) | シュミット回路 | |
| JPH026696Y2 (ja) | ||
| JPS6133483B2 (ja) | ||
| JPS5938765Y2 (ja) | Ｆｍ受信機のパルス性雑音除去装置 | |
| JPS6143309Y2 (ja) | ||
| JPS6026321B2 (ja) | 電力増幅器の過負荷検出回路 | |
| JPS6329293Y2 (ja) | ||
| JPS6145448Y2 (ja) |