JPH0344455B2 - - Google Patents
Info
- Publication number
- JPH0344455B2 JPH0344455B2 JP57228909A JP22890982A JPH0344455B2 JP H0344455 B2 JPH0344455 B2 JP H0344455B2 JP 57228909 A JP57228909 A JP 57228909A JP 22890982 A JP22890982 A JP 22890982A JP H0344455 B2 JPH0344455 B2 JP H0344455B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- transistor
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は、純電気的に抵抗値を変化させるこ
とができる電気抵抗制御回路に関する。
とができる電気抵抗制御回路に関する。
２端子間の電気抵抗値を変化させる手段として
は、一般に、機械式の可変抵抗器が用いられてい
る。しかしながら、この種の可変抵抗器は摺動片
の磨耗あるいは汚れ等によつて経年変化を起こし
易く、抵抗値を変化させる手段としての安定性あ
るいは信頼性に乏しい。また、この種の可変抵抗
器は、電気的に抵抗値を変化させることが厄介で
あり、また信号経路に挿入するとＳ／Ｎを劣化さ
せ易いという問題もある。一方、純電気的に抵抗
値を変化させる手段としては、所謂VCA、ある
いは電界効果トランジスタ（以下、FETという）
等の半導体の導通特性変化を利用した可変抵抗回
路（所謂電子ボリユーム）などが知られている。
しかしながら、VCAには、フローテイング状態
の可変抵抗素子として使用することができないと
いう使用上の制約があり、またFETを用いた可
変抵抗回路には、素子自体の特性により耐入力電
圧が低く、かつFETが非線形素子であるため歪
を発生させ易いという問題があり、さらにFET
を用いた可変抵抗回路には、接地点との間の抵抗
値を制御する方式のものが多いため、前記VCA
と同様に使用上の制約がある。
は、一般に、機械式の可変抵抗器が用いられてい
る。しかしながら、この種の可変抵抗器は摺動片
の磨耗あるいは汚れ等によつて経年変化を起こし
易く、抵抗値を変化させる手段としての安定性あ
るいは信頼性に乏しい。また、この種の可変抵抗
器は、電気的に抵抗値を変化させることが厄介で
あり、また信号経路に挿入するとＳ／Ｎを劣化さ
せ易いという問題もある。一方、純電気的に抵抗
値を変化させる手段としては、所謂VCA、ある
いは電界効果トランジスタ（以下、FETという）
等の半導体の導通特性変化を利用した可変抵抗回
路（所謂電子ボリユーム）などが知られている。
しかしながら、VCAには、フローテイング状態
の可変抵抗素子として使用することができないと
いう使用上の制約があり、またFETを用いた可
変抵抗回路には、素子自体の特性により耐入力電
圧が低く、かつFETが非線形素子であるため歪
を発生させ易いという問題があり、さらにFET
を用いた可変抵抗回路には、接地点との間の抵抗
値を制御する方式のものが多いため、前記VCA
と同様に使用上の制約がある。
そこで、純電気的に抵抗値を変化させることが
でき、かつ低歪率であつて、しかもフローテイン
グ状態の可変抵抗素子として使用することができ
るフローテイング型の電気抵抗制御回路が創案さ
れるに至つた。まず、その原理を第１図に示す基
本回路に基づいて説明する。この図に示す基本回
路１は、第１の端子２にベースおよびコレクタが
接続されたNPNトランジスタ３（第１のトラン
ジスタ）と第２の端子４にベースが接続された
NPNトランジスタ５（第２のトランジスタ）と
をエミツタ共通接続して構成したトランジスタペ
ア６と、前記トランジスタ３，５の各コレクタに
等しい電流を供給するためのカレントミラー回路
７（負荷回路）と、前記トランジスタ３，５の共
通エミツタに一定電流を流すための定電流回路８
とから構成されている。この場合、前記カレント
ミラー回路７は、コレクタが前記トランジスタ３
のコレクタに接続され、かつエミツタが正電源端
子９（電圧＋VCC）に接続されたPNPトランジス
タ１０と、ベースおよびコレクタが前記トランジ
スタ５のコレクタに接続されると共に前記トラン
ジスタ１０のベースに接続され、かつエミツタが
前記正電源端子９に接続されたPNPトランジス
タ１１とから構成されている。また前記定電流回
路８の電流出力端は、負電源端子１２（電圧−
VEE）に接続されている。
でき、かつ低歪率であつて、しかもフローテイン
グ状態の可変抵抗素子として使用することができ
るフローテイング型の電気抵抗制御回路が創案さ
れるに至つた。まず、その原理を第１図に示す基
本回路に基づいて説明する。この図に示す基本回
路１は、第１の端子２にベースおよびコレクタが
接続されたNPNトランジスタ３（第１のトラン
ジスタ）と第２の端子４にベースが接続された
NPNトランジスタ５（第２のトランジスタ）と
をエミツタ共通接続して構成したトランジスタペ
ア６と、前記トランジスタ３，５の各コレクタに
等しい電流を供給するためのカレントミラー回路
７（負荷回路）と、前記トランジスタ３，５の共
通エミツタに一定電流を流すための定電流回路８
とから構成されている。この場合、前記カレント
ミラー回路７は、コレクタが前記トランジスタ３
のコレクタに接続され、かつエミツタが正電源端
子９（電圧＋VCC）に接続されたPNPトランジス
タ１０と、ベースおよびコレクタが前記トランジ
スタ５のコレクタに接続されると共に前記トラン
ジスタ１０のベースに接続され、かつエミツタが
前記正電源端子９に接続されたPNPトランジス
タ１１とから構成されている。また前記定電流回
路８の電流出力端は、負電源端子１２（電圧−
VEE）に接続されている。
次に、以上の構成におけるこの基本回路１の動
作について考察する。まず、端子２，４間に印加
さえる電圧をv1、この電圧v1により端子２からト
ランジスタ３のベース側へ供給される電流をi1、
トランジスタ３，５の各コレクタ電流をi2，i3、
定電流回路８の電流値をＩとする。この場合、ト
ランジスタ３，５のベース電流を無視して考える
と、電流i1，i2，i3の間には、カレントミラー回
路７の性質から、 i2−i1＝i3 ……(1) なる関係が成り立ち、また電流i2，i3は、 i2＋i3＝Ｉ ……(2) なる関係にある。一方、電流i2，i3と電圧v1と
の間には、トランジスタ３，５のPN接合の性質
から、 i2＝i3・exp（Kv1） ……(3) （ただし、Ｋ＝ｑ／kT；ここでｑは電子の電荷、ｋ はボルツマン定数、Ｔは接合温度である。） なる関係が成立する。したがつて、この(3)式
に、前記(2)式を代入すれば、 i2＝（Ｉ−i2）・exp（Kv1）＝Ｉ・exp（Kv1）／１＋
exp（Kv1） ……(4) なる式が得られる。地方、電流i1は、(1)式およ
び(2)式から、 i1＝2i2−Ｉ ……(5) と表わすことができるから、この(5)式に前記(4)
式を代入すれば、 i1＝exp（Kv1）−１／１＋exp（Kv1）・Ｉ……
(6) が得られる。
作について考察する。まず、端子２，４間に印加
さえる電圧をv1、この電圧v1により端子２からト
ランジスタ３のベース側へ供給される電流をi1、
トランジスタ３，５の各コレクタ電流をi2，i3、
定電流回路８の電流値をＩとする。この場合、ト
ランジスタ３，５のベース電流を無視して考える
と、電流i1，i2，i3の間には、カレントミラー回
路７の性質から、 i2−i1＝i3 ……(1) なる関係が成り立ち、また電流i2，i3は、 i2＋i3＝Ｉ ……(2) なる関係にある。一方、電流i2，i3と電圧v1と
の間には、トランジスタ３，５のPN接合の性質
から、 i2＝i3・exp（Kv1） ……(3) （ただし、Ｋ＝ｑ／kT；ここでｑは電子の電荷、ｋ はボルツマン定数、Ｔは接合温度である。） なる関係が成立する。したがつて、この(3)式
に、前記(2)式を代入すれば、 i2＝（Ｉ−i2）・exp（Kv1）＝Ｉ・exp（Kv1）／１＋
exp（Kv1） ……(4) なる式が得られる。地方、電流i1は、(1)式およ
び(2)式から、 i1＝2i2−Ｉ ……(5) と表わすことができるから、この(5)式に前記(4)
式を代入すれば、 i1＝exp（Kv1）−１／１＋exp（Kv1）・Ｉ……
(6) が得られる。
ところで、テイラーの定理によれば、｜ｘ｜が
０に近ければ、ex≒１＋ｘと近似することができ
るから、前記(6)式は、｜Kv1｜が０に近い値であ
るとすれば、 i1≒Kv1／２＋Kv1Ｉ≒KI／２v1 ……(7) と表わすことができる。したがつて、この(7)式
から、電圧v1が小さい領域においては、電圧v1と
電流i1が比例する、言い換えれば、端子２，４間
は抵抗値Ｒが２／KIの抵抗であると見做し得ること が解る。
０に近ければ、ex≒１＋ｘと近似することができ
るから、前記(6)式は、｜Kv1｜が０に近い値であ
るとすれば、 i1≒Kv1／２＋Kv1Ｉ≒KI／２v1 ……(7) と表わすことができる。したがつて、この(7)式
から、電圧v1が小さい領域においては、電圧v1と
電流i1が比例する、言い換えれば、端子２，４間
は抵抗値Ｒが２／KIの抵抗であると見做し得ること が解る。
ところで、２端子間に接続された回路を、完全
にフローテイング状態の抵抗であると見做し得る
には、キルヒホツフの法則から、一方の端子から
流入された電流に等しい電流が、他方の端子から
流出しなければならない。
にフローテイング状態の抵抗であると見做し得る
には、キルヒホツフの法則から、一方の端子から
流入された電流に等しい電流が、他方の端子から
流出しなければならない。
そこで、上記条件を考慮して構成したフローテ
イング型電気抵抗制御回路の具体例を第２図に示
す。
イング型電気抵抗制御回路の具体例を第２図に示
す。
この第２図に示す電気抵抗制御回路Ａにおい
て、符号１ａで示す回路は、第１図に示した基本
回路１と同様に構成されたもので、対応する各構
成要素にはサフイツクスａが付されている。ま
た、符号１ｂで示す回路は、この回路１ａと同様
に構成されているが、端子２，４に対して回路１
ａとは逆関係（対称）に接続されたもので、対応
する各構成要素にはサフイツクスｂが付されてい
る。
て、符号１ａで示す回路は、第１図に示した基本
回路１と同様に構成されたもので、対応する各構
成要素にはサフイツクスａが付されている。ま
た、符号１ｂで示す回路は、この回路１ａと同様
に構成されているが、端子２，４に対して回路１
ａとは逆関係（対称）に接続されたもので、対応
する各構成要素にはサフイツクスｂが付されてい
る。
この構成において、端子２，４間に印加される
電圧をv1、端子２から流入する電流をi1、端子４
から流出する電流をi1´とし、また定電流回路８ａ
（第１の定電流回路）に流れる電流をＩ、定電流
回路８ｂ（第２の定電流回路）に流れる電流を
I′とすれば、電流i1，i1´は、 となる。したがつて、Ｉ＝I′と設定すればi1＝
i1´となり、端子２，４間の回路は、完全にフロー
テイング状態の抵抗（値Ｒ＝２／KI）であると見做 すことができる。かくして、この第２図における
定電流回路８ａ，８ｂを互いに連動する可変定電
流回路とすれば、この第２図に示す電気抵抗制御
回路Ａの等価回路は、第３図に示すものとなる。
次に、第２図に示した電気抵抗制御回路Ａのダイ
ナミツクレンジを考察すると、各トランジスタ３
ａ，５ａ，３ｂ，５ｂは、それらのエミツタ側が
定電流回路８ａ，８ｂによつて高インピーダンス
となつており、またコレクタ側もカレントミラー
回路７ａ（第１の負荷回路）、カレントミラー回路
７ｂ（第２の負荷回路）によつて高インピーダン
スとなつているから、前記各トランジスタ３ａ，
５ａ，３ｂ，５ｂの動作点変化可能範囲は電源電
圧＋VCCと電源電圧−VEEとの間の範囲となる。
したがつて、電圧v1の変化可能範囲も電圧＋VCC
〜−VEEの間であつて、ダイナミツクレンジは極
めて大きな値となる。
電圧をv1、端子２から流入する電流をi1、端子４
から流出する電流をi1´とし、また定電流回路８ａ
（第１の定電流回路）に流れる電流をＩ、定電流
回路８ｂ（第２の定電流回路）に流れる電流を
I′とすれば、電流i1，i1´は、 となる。したがつて、Ｉ＝I′と設定すればi1＝
i1´となり、端子２，４間の回路は、完全にフロー
テイング状態の抵抗（値Ｒ＝２／KI）であると見做 すことができる。かくして、この第２図における
定電流回路８ａ，８ｂを互いに連動する可変定電
流回路とすれば、この第２図に示す電気抵抗制御
回路Ａの等価回路は、第３図に示すものとなる。
次に、第２図に示した電気抵抗制御回路Ａのダイ
ナミツクレンジを考察すると、各トランジスタ３
ａ，５ａ，３ｂ，５ｂは、それらのエミツタ側が
定電流回路８ａ，８ｂによつて高インピーダンス
となつており、またコレクタ側もカレントミラー
回路７ａ（第１の負荷回路）、カレントミラー回路
７ｂ（第２の負荷回路）によつて高インピーダン
スとなつているから、前記各トランジスタ３ａ，
５ａ，３ｂ，５ｂの動作点変化可能範囲は電源電
圧＋VCCと電源電圧−VEEとの間の範囲となる。
したがつて、電圧v1の変化可能範囲も電圧＋VCC
〜−VEEの間であつて、ダイナミツクレンジは極
めて大きな値となる。
ところで、上述した第２図のフローテイング型
電気抵抗制御回路は、正常な動作を得るためには
トランジスタ３ａ，５ａのベースに流れ込む電流
とトランジスタ３ｂ，５ｂのベースに流れ込む電
流とを常に等しくする必要がある。しかしなが
ら、各トランジスタの特性バラツキ等により、ど
うしてもこれら各ベース電流の流入量および流出
量に差が生じ、これに起因した電気抵抗値の誤差
が発生するという問題があつた。また、第２図の
構成は、入力信号の正半波に対する動作と、負半
波に対する動作を全く同じにすることが困難であ
り、このため、電気抵抗制御回路を通過する信号
の極性によつて抵抗値に差が生じ、信号に歪が発
生するという問題があつた。
電気抵抗制御回路は、正常な動作を得るためには
トランジスタ３ａ，５ａのベースに流れ込む電流
とトランジスタ３ｂ，５ｂのベースに流れ込む電
流とを常に等しくする必要がある。しかしなが
ら、各トランジスタの特性バラツキ等により、ど
うしてもこれら各ベース電流の流入量および流出
量に差が生じ、これに起因した電気抵抗値の誤差
が発生するという問題があつた。また、第２図の
構成は、入力信号の正半波に対する動作と、負半
波に対する動作を全く同じにすることが困難であ
り、このため、電気抵抗制御回路を通過する信号
の極性によつて抵抗値に差が生じ、信号に歪が発
生するという問題があつた。
この発明は、上述した事情に鑑みてなされたも
のであり、純電気的な信号によつてその抵抗値を
制御することができ、しかも、入力信号によらず
常に所望の抵抗値が得られ、歪の発生の防止され
た電気抵抗制御回路を提供することを目的とす
る。
のであり、純電気的な信号によつてその抵抗値を
制御することができ、しかも、入力信号によらず
常に所望の抵抗値が得られ、歪の発生の防止され
た電気抵抗制御回路を提供することを目的とす
る。
上記目的を達成するため、この発明による電気
抵抗制御回路は、ベースとコレクタとが第１の端
子に接続された第１のトランジスタと、ベースが
第２の端子に接続された第２のトランジスタとか
らなり、かつ互いのエミツタが共通接続された第
１の差動トランジスタペアと、ベースとコレクタ
とが前記第２の端子に接続された第３のトランジ
スタと、ベースが前記第１の端子に接続された第
４のトランジスタとからなり、これら第３、第４
のトランジスタは前記第１、第２のトランジスタ
と逆導電性のトランジスタで構成され、かつ互い
のエミツタが共通接続された第２の差動トランジ
スタペアと、正電源端子と前記第１、第２のトラ
ンジスタの各コレクタとの間に介挿され、これら
第１、第２のトランジスタの各コレクタに等しい
電流を流し込む第１のカレントミラー回路と、負
電源端子と前記第３、第４のトランジスタの各コ
レクタとの間に介挿され、これら第３、第４のト
ランジスタの各コレクタから等しい電流を流し出
す第２のカレントミラー回路と、前記負電源端子
と前記第１、第２のトランジスタの共通エミツタ
との間に介挿され、これら第１、第２のトランジ
スタの共通エミツタから一定電流を流し出す第１
の定電流回路と、前記正電源端子と前記第３、第
４のトランジスタの共通エミツタとの間に介挿さ
れ、これら第３、第４のトランジスタの共通エミ
ツタに一定電流を流し込む第２の定電流回路と、
からなり、前記第１、第２の定電流回路の電流値
によつて前記第１、第２の端子間の抵抗値を変化
させることを特徴としている。
抵抗制御回路は、ベースとコレクタとが第１の端
子に接続された第１のトランジスタと、ベースが
第２の端子に接続された第２のトランジスタとか
らなり、かつ互いのエミツタが共通接続された第
１の差動トランジスタペアと、ベースとコレクタ
とが前記第２の端子に接続された第３のトランジ
スタと、ベースが前記第１の端子に接続された第
４のトランジスタとからなり、これら第３、第４
のトランジスタは前記第１、第２のトランジスタ
と逆導電性のトランジスタで構成され、かつ互い
のエミツタが共通接続された第２の差動トランジ
スタペアと、正電源端子と前記第１、第２のトラ
ンジスタの各コレクタとの間に介挿され、これら
第１、第２のトランジスタの各コレクタに等しい
電流を流し込む第１のカレントミラー回路と、負
電源端子と前記第３、第４のトランジスタの各コ
レクタとの間に介挿され、これら第３、第４のト
ランジスタの各コレクタから等しい電流を流し出
す第２のカレントミラー回路と、前記負電源端子
と前記第１、第２のトランジスタの共通エミツタ
との間に介挿され、これら第１、第２のトランジ
スタの共通エミツタから一定電流を流し出す第１
の定電流回路と、前記正電源端子と前記第３、第
４のトランジスタの共通エミツタとの間に介挿さ
れ、これら第３、第４のトランジスタの共通エミ
ツタに一定電流を流し込む第２の定電流回路と、
からなり、前記第１、第２の定電流回路の電流値
によつて前記第１、第２の端子間の抵抗値を変化
させることを特徴としている。
このような構成によれば、一方の差動トランジ
スタペアを構成するトランジスタのベースから流
出した電流と等しい電流が、他方の差動トランジ
スタを構成する導電型が逆のトランジスタのベー
スに流入する。すなわち、上記第１および第２の
端子から流入あるいはこれらの端子へ流出する電
流は、差動トランジスタペアにおける各トランジ
スタのベース電流に全く寄与せず、入力信号とは
無関係に第１および第２の端子のフローテイング
化が行われる。また、第１の差動トランジスタペ
ア、第１のカレントミラー回路および第１の定電
流回路からなる回路と、第２の差動トランジスタ
ペア、第２のカレントミラー回路および第２の定
電流回路からなる回路は、全く対称な構成となつ
ているため、入力信号における正半波に対して
も、負半波に対しても、全く同じ動作が得られ
る。従つて、偶数次歪の発生が防止される。
スタペアを構成するトランジスタのベースから流
出した電流と等しい電流が、他方の差動トランジ
スタを構成する導電型が逆のトランジスタのベー
スに流入する。すなわち、上記第１および第２の
端子から流入あるいはこれらの端子へ流出する電
流は、差動トランジスタペアにおける各トランジ
スタのベース電流に全く寄与せず、入力信号とは
無関係に第１および第２の端子のフローテイング
化が行われる。また、第１の差動トランジスタペ
ア、第１のカレントミラー回路および第１の定電
流回路からなる回路と、第２の差動トランジスタ
ペア、第２のカレントミラー回路および第２の定
電流回路からなる回路は、全く対称な構成となつ
ているため、入力信号における正半波に対して
も、負半波に対しても、全く同じ動作が得られ
る。従つて、偶数次歪の発生が防止される。
以下、この発明の一実施例について説明する。
第４図はこの発明の一実施例による電気抵抗制御
回路Ｂの構成を示す回路図である。なお、この図
において、前述した第２図と対応する部分には同
一の符号を付し、その説明を省略する。
第４図はこの発明の一実施例による電気抵抗制御
回路Ｂの構成を示す回路図である。なお、この図
において、前述した第２図と対応する部分には同
一の符号を付し、その説明を省略する。
この電気抵抗制御回路Ｂは、第１のトランジス
タペアとしてNPNトランジスタ３ａ，５ａによ
る差動トランジスタペア６ａを有すると共に、前
述した電気抵抗制御回路Ａにおけるトランジスタ
ペア６ｂに代えて、トランジスタ３ａ，５ａとは
逆導電型のPNPトランジスタ３ｃ，５ｃによる
第２の差動トランジスタペア６ｃを有する。そし
て、これらトランジスタ３ａ，５ａ，３ｃ，５ｃ
には、これら各トランジスタのVBE−IC特性を揃
えるために、NPNトランジスタ３ａ，５ａの各
エミツタにはダイオード接続されたPNPトラン
ジスタ１３ａ，１５ａが、またPNPトランジス
タ３ｃ，５ｃの各エミツタにはダイオード接続さ
れたNPNトランジスタ１３ｂ，１５ｂが、各々
直列に接続されている。また、トランジスタ３
ａ，５ａの負荷回路となるカレントミラー回路７
ａにおいて、PNPトランジスタ１０ａ，１１ａ
の各エミツタには抵抗１６ａ，１７ａ（値は共に
ｒ）が各々直列に接続されている。また、トラン
ジスタ３ｃ，５ｃの負荷回路となるカレントミラ
ー回路７ｂは、これらトランジスタ３ｃ，５ｃの
コレクタと負電源端子１２との間に介挿され、こ
のカレントミラー回路７ｂにおいて、NPNトラ
ンジスタ１０ｂ，１１ｂの各エミツタには抵抗１
６ｂ，１７ｂ（値は共にｒ）が各々直列に接続さ
れている。また、定電流回路８ａは、端子１８に
ベースが接続されたNPNトランジスタ１９と、
同トランジスタ１９のエミツタと負電源端子１２
との間に介挿された抵抗２０（値Ｒ）とから構成
されており、前記端子１８に印加される制御電圧
VCに応じた一定電流を前記トランジスタ１３ａ，
１５ａの共通コレクタに流すようになつている。
また、定電流回路８ｂは、端子１８にベースが接
続されたNPNトランジスタ２１とこのトランジ
スタ２１のエミツタと負電源端子１２との間に介
挿された抵抗２２（値Ｒ）とからなり前記トラン
ジスタ２１のコレクタに前記制御電圧VCに応じ
た一定電流を得るようにした回路と、PNPトラ
ンジスタ２３，２４とこれらトランジスタ２３，
２４の各エミツタと正電源端子９との間に各々介
挿された抵抗２５，２６（値は共にＲ）とからな
り前記トランジスタ１３ｂ，１５ｂの共通コレク
タに前記トランジスタ２１のコレクタ電流に等し
い電流を流すカレントミラー回路２７とから構成
されている。
タペアとしてNPNトランジスタ３ａ，５ａによ
る差動トランジスタペア６ａを有すると共に、前
述した電気抵抗制御回路Ａにおけるトランジスタ
ペア６ｂに代えて、トランジスタ３ａ，５ａとは
逆導電型のPNPトランジスタ３ｃ，５ｃによる
第２の差動トランジスタペア６ｃを有する。そし
て、これらトランジスタ３ａ，５ａ，３ｃ，５ｃ
には、これら各トランジスタのVBE−IC特性を揃
えるために、NPNトランジスタ３ａ，５ａの各
エミツタにはダイオード接続されたPNPトラン
ジスタ１３ａ，１５ａが、またPNPトランジス
タ３ｃ，５ｃの各エミツタにはダイオード接続さ
れたNPNトランジスタ１３ｂ，１５ｂが、各々
直列に接続されている。また、トランジスタ３
ａ，５ａの負荷回路となるカレントミラー回路７
ａにおいて、PNPトランジスタ１０ａ，１１ａ
の各エミツタには抵抗１６ａ，１７ａ（値は共に
ｒ）が各々直列に接続されている。また、トラン
ジスタ３ｃ，５ｃの負荷回路となるカレントミラ
ー回路７ｂは、これらトランジスタ３ｃ，５ｃの
コレクタと負電源端子１２との間に介挿され、こ
のカレントミラー回路７ｂにおいて、NPNトラ
ンジスタ１０ｂ，１１ｂの各エミツタには抵抗１
６ｂ，１７ｂ（値は共にｒ）が各々直列に接続さ
れている。また、定電流回路８ａは、端子１８に
ベースが接続されたNPNトランジスタ１９と、
同トランジスタ１９のエミツタと負電源端子１２
との間に介挿された抵抗２０（値Ｒ）とから構成
されており、前記端子１８に印加される制御電圧
VCに応じた一定電流を前記トランジスタ１３ａ，
１５ａの共通コレクタに流すようになつている。
また、定電流回路８ｂは、端子１８にベースが接
続されたNPNトランジスタ２１とこのトランジ
スタ２１のエミツタと負電源端子１２との間に介
挿された抵抗２２（値Ｒ）とからなり前記トラン
ジスタ２１のコレクタに前記制御電圧VCに応じ
た一定電流を得るようにした回路と、PNPトラ
ンジスタ２３，２４とこれらトランジスタ２３，
２４の各エミツタと正電源端子９との間に各々介
挿された抵抗２５，２６（値は共にＲ）とからな
り前記トランジスタ１３ｂ，１５ｂの共通コレク
タに前記トランジスタ２１のコレクタ電流に等し
い電流を流すカレントミラー回路２７とから構成
されている。
この第４図に示す電気抵抗制御回路Ｂによれ
ば、トランジスタペア６ａとトランジスタペア６
ｃが互いに逆導電性のトランジスタで構成されて
いるので、トランジスタ３ａ，５ａのベースに流
入する電流と、トランジスタ３ｃ，５ｃのベース
から流出する電流とが略等しくなり、これによつ
てベース電流の流入／流出量の差によつて生ずる
誤差を略完全に除去することができる。またこの
場合、トランジスタ３ａ，５ａ，３ｃの各VBE−
IC特性は、これらトランジスタに互いに逆導電性
のトランジスタ１３ａ，１５ａ，１３ｂ，１５ｂ
が各々付加されているため略等しくなるから、こ
れらトランジスタの特性のバラツキによる歪も極
小化させることができる。さらに、この実施例に
よれば、トランジスタペア６ａ，カレントミラー
回路7a，定電流回路８ａからなる回路と、トラ
ンジスタペア６ｃ，カレントミラー回路７ｂ，定
電流回路８ｂからなる回路とは、端子２，４間に
印加される相反する極性の信号に対して全く対称
に動作するから、偶数次歪も略完全に除去するこ
とができる。なお、前記各トランジスタペア６
ａ，６ｃの共通エミツタ電流は端子１８に印加さ
れる電圧VCと、トランジスタ１９，２１，２３，
２４の各エミツタに介挿されている抵抗の値Ｒに
よつて決まり、その値Ｉは各トランジスタのVBE
を無視すればＩ＝VC/Rとなる（ここで、上記ト
ランジスタ１９，２１，２３，２４のVBEが全て
同じであればこれらトランジスタのコレクタ電流
は完全に一致する）。従つて端子２，４間の等価
抵抗Ｒは、第２，３図のものと同様にＲ＝２／KIで あるのでこの第４，５図の実施例では、Ｒ＝
2R／KVCとなり、VCに反比例してＲをコントロール し得る。したがつて、この第４図に示した電気抵
抗制御回路Ｂの等価回路は、第５図のようにな
る。
ば、トランジスタペア６ａとトランジスタペア６
ｃが互いに逆導電性のトランジスタで構成されて
いるので、トランジスタ３ａ，５ａのベースに流
入する電流と、トランジスタ３ｃ，５ｃのベース
から流出する電流とが略等しくなり、これによつ
てベース電流の流入／流出量の差によつて生ずる
誤差を略完全に除去することができる。またこの
場合、トランジスタ３ａ，５ａ，３ｃの各VBE−
IC特性は、これらトランジスタに互いに逆導電性
のトランジスタ１３ａ，１５ａ，１３ｂ，１５ｂ
が各々付加されているため略等しくなるから、こ
れらトランジスタの特性のバラツキによる歪も極
小化させることができる。さらに、この実施例に
よれば、トランジスタペア６ａ，カレントミラー
回路7a，定電流回路８ａからなる回路と、トラ
ンジスタペア６ｃ，カレントミラー回路７ｂ，定
電流回路８ｂからなる回路とは、端子２，４間に
印加される相反する極性の信号に対して全く対称
に動作するから、偶数次歪も略完全に除去するこ
とができる。なお、前記各トランジスタペア６
ａ，６ｃの共通エミツタ電流は端子１８に印加さ
れる電圧VCと、トランジスタ１９，２１，２３，
２４の各エミツタに介挿されている抵抗の値Ｒに
よつて決まり、その値Ｉは各トランジスタのVBE
を無視すればＩ＝VC/Rとなる（ここで、上記ト
ランジスタ１９，２１，２３，２４のVBEが全て
同じであればこれらトランジスタのコレクタ電流
は完全に一致する）。従つて端子２，４間の等価
抵抗Ｒは、第２，３図のものと同様にＲ＝２／KIで あるのでこの第４，５図の実施例では、Ｒ＝
2R／KVCとなり、VCに反比例してＲをコントロール し得る。したがつて、この第４図に示した電気抵
抗制御回路Ｂの等価回路は、第５図のようにな
る。
次に、この発明による電気抵抗制御回路の応用
例を、第６図ないし第９図に示す。第６図は、こ
の電気抵抗制御回路Ｂを電子ボリユームとして応
用した場合を示すもので、端子４と接地点との間
に介挿された抵抗２８の抵抗値を小さく設定して
おけば、端子２，４間の抵抗値を無限大にして音
量を絞つた場合にも留流ノイズを少なくでき、良
好なＳ／Ｎを得ることができる。
例を、第６図ないし第９図に示す。第６図は、こ
の電気抵抗制御回路Ｂを電子ボリユームとして応
用した場合を示すもので、端子４と接地点との間
に介挿された抵抗２８の抵抗値を小さく設定して
おけば、端子２，４間の抵抗値を無限大にして音
量を絞つた場合にも留流ノイズを少なくでき、良
好なＳ／Ｎを得ることができる。
また、第７図は、この発明による電気抵抗制御
回路Ｂを可変形のローパスフイルタに応用した場
合を示すものである。
回路Ｂを可変形のローパスフイルタに応用した場
合を示すものである。
さらに、第８図は、この発明による電気抵抗制
御回路をアナログスイツチ回路に応用した例を示
すものである。このアナログスイツチ回路は、入
力端子２９−1，２９−2，２９−3に入力される
信号v1，v2，v3を、制御端子１８−1，１８−2，
１８−3の各制御信号によつて選択し、出力端子
３０から出力するものである。このアナログスイ
ツチ回路においては、電気抵抗制御回路B-1〜
B-3の回路開閉比が極めて大きい（なぜなら、こ
れら電気抵抗制御回路の抵抗値は、対応する定電
流回路の電流を零にすると、PN接合の逆バイア
ス時のインピーダンスに略等しい値になるから）
という利点が得られると同時に、使用する電源電
圧を適宜選定することによつてＣ−MOSゲート
等を用いた従来のアナログスイツチ回路（この種
のアナログスイツチ回路の許容入力電圧は12V前
後に過ぎない）に比べて、充分に高い許容入力電
圧を容易に得ることができる。
御回路をアナログスイツチ回路に応用した例を示
すものである。このアナログスイツチ回路は、入
力端子２９−1，２９−2，２９−3に入力される
信号v1，v2，v3を、制御端子１８−1，１８−2，
１８−3の各制御信号によつて選択し、出力端子
３０から出力するものである。このアナログスイ
ツチ回路においては、電気抵抗制御回路B-1〜
B-3の回路開閉比が極めて大きい（なぜなら、こ
れら電気抵抗制御回路の抵抗値は、対応する定電
流回路の電流を零にすると、PN接合の逆バイア
ス時のインピーダンスに略等しい値になるから）
という利点が得られると同時に、使用する電源電
圧を適宜選定することによつてＣ−MOSゲート
等を用いた従来のアナログスイツチ回路（この種
のアナログスイツチ回路の許容入力電圧は12V前
後に過ぎない）に比べて、充分に高い許容入力電
圧を容易に得ることができる。
以上の説明から明らかなように、この発明によ
る電気抵抗制御回路は、ベースとコレクタとが第
１の端子に接続された第１のトランジスタと、ベ
ースが第２の端子に接続された第２のトランジス
タとからなり、かつ互いのエミツタが共通接続さ
れた第１の差動トランジスタペアと、ベースとコ
レクタとが前記第２の端子に接続された第３のト
ランジスタと、ベースが前記第１の端子に接続さ
れた第４のトランジスタとからなり、これら第
３、第４のトランジスタは前記第１、第２のトラ
ンジスタと逆導電性のトランジスタで構成され、
かつ互いのエミツタが共通接続された第２の差動
トランジスタペアと、正電源端子と前記第１、第
２のトランジスタの各コレクタとの間に介挿さ
れ、これら第１、第２のトランジスタの各コレク
タに等しい電流を流し込む第１のカレントミラー
回路と、負電源端子と前記第３、第４のトランジ
スタの各コレクタとの間に介挿され、これら第
３、第４のトランジスタの各コレクタから等しい
電流を流し出す第２のカレントミラー回路と、前
記負電源端子と前記第１、第２のトランジスタの
共通エミツタとの間に介挿され、これら第１、第
２のトランジスタの共通エミツタから一定電流を
流し出す第１の定電流回路と、前記正電源端子と
前記第３、第４のトランジスタの共通エミツタと
の間に介挿され、これら第３、第４のトランジス
タの共通エミツタに一定電流を流し込む第２の定
電流回路とからなり、前記第１、第２の定電流回
路の電流値によつて前記第１、第２の端子間の抵
抗値を変化させるものであるから、 定電流回路の電流値を変化させるという純電
気的手法によつて抵抗値を変化させることがで
き、しかも半導体素子を用いて構成されている
から、特性の劣化がなく、高い信頼度が得られ
ると同時に良好なＳ／Ｎを得ることができ、し
かも遠隔操作が容易である。
る電気抵抗制御回路は、ベースとコレクタとが第
１の端子に接続された第１のトランジスタと、ベ
ースが第２の端子に接続された第２のトランジス
タとからなり、かつ互いのエミツタが共通接続さ
れた第１の差動トランジスタペアと、ベースとコ
レクタとが前記第２の端子に接続された第３のト
ランジスタと、ベースが前記第１の端子に接続さ
れた第４のトランジスタとからなり、これら第
３、第４のトランジスタは前記第１、第２のトラ
ンジスタと逆導電性のトランジスタで構成され、
かつ互いのエミツタが共通接続された第２の差動
トランジスタペアと、正電源端子と前記第１、第
２のトランジスタの各コレクタとの間に介挿さ
れ、これら第１、第２のトランジスタの各コレク
タに等しい電流を流し込む第１のカレントミラー
回路と、負電源端子と前記第３、第４のトランジ
スタの各コレクタとの間に介挿され、これら第
３、第４のトランジスタの各コレクタから等しい
電流を流し出す第２のカレントミラー回路と、前
記負電源端子と前記第１、第２のトランジスタの
共通エミツタとの間に介挿され、これら第１、第
２のトランジスタの共通エミツタから一定電流を
流し出す第１の定電流回路と、前記正電源端子と
前記第３、第４のトランジスタの共通エミツタと
の間に介挿され、これら第３、第４のトランジス
タの共通エミツタに一定電流を流し込む第２の定
電流回路とからなり、前記第１、第２の定電流回
路の電流値によつて前記第１、第２の端子間の抵
抗値を変化させるものであるから、 定電流回路の電流値を変化させるという純電
気的手法によつて抵抗値を変化させることがで
き、しかも半導体素子を用いて構成されている
から、特性の劣化がなく、高い信頼度が得られ
ると同時に良好なＳ／Ｎを得ることができ、し
かも遠隔操作が容易である。
完全にフローテイング状態の可変抵抗器とし
て扱うことができるから、電子ボリユーム、フ
イルタ、アナログスイツチ等の広い分野に、高
い設計自由度で応用することができる。
て扱うことができるから、電子ボリユーム、フ
イルタ、アナログスイツチ等の広い分野に、高
い設計自由度で応用することができる。
ダイナミツクレンジは回路の電源電圧で決ま
るので、許容入力電圧を充分に高い値まで自由
に選定することができる。
るので、許容入力電圧を充分に高い値まで自由
に選定することができる。
という利点が得られると共に、さらに
回路構成が対称となつているので歪率が小さ
く、オーデイオ用の回路に用いて好適である。
く、オーデイオ用の回路に用いて好適である。
各トランジスタの特性バラツキによる歪の発
生が防止されているので、各トランジスタの特
性バラツキの許容範囲を緩和することができ
る。従つて、集積回路化がさらに容易になる。
生が防止されているので、各トランジスタの特
性バラツキの許容範囲を緩和することができ
る。従つて、集積回路化がさらに容易になる。
等の利点が得られる。
第１図はフローテイング型の電気抵抗制御回路
の基本回路の構成を示す回路図、第２図は従来の
フローテイング型電気抵抗制御回路の具体例を示
す回路図、第３図は第２図の回路の等価回路図、
第４図はこの発明の一実施例による電気抵抗制御
回路の構成を示す回路図、第５図は同実施例の等
価回路図、第６図はこの発明を応用した電子ボリ
ユームの一例を示す回路図、第７図はこの発明を
応用した可変形のローパスフイルタの一例を示す
回路図、第８図はこの発明を応用したアナログス
イツチ回路の一例を示す回路図である。 ２……第１の端子、３ａ……第１のトランジス
タ、３ｃ……第３のトランジスタ、４……第２の
端子、５ａ……第２のトランジスタ、５ｃ……第
４のトランジスタ、６ａ……第１の差動トランジ
スタペア、６ｃ……第２の差動トランジスタペ
ア、７ａ……第１のカレントミラー回路、７ｂ…
…第２のカレントミラー回路、８ａ……第１の定
電流回路、８ｂ……第２の定電流回路、Ｂ……電
気抵抗制御回路。
の基本回路の構成を示す回路図、第２図は従来の
フローテイング型電気抵抗制御回路の具体例を示
す回路図、第３図は第２図の回路の等価回路図、
第４図はこの発明の一実施例による電気抵抗制御
回路の構成を示す回路図、第５図は同実施例の等
価回路図、第６図はこの発明を応用した電子ボリ
ユームの一例を示す回路図、第７図はこの発明を
応用した可変形のローパスフイルタの一例を示す
回路図、第８図はこの発明を応用したアナログス
イツチ回路の一例を示す回路図である。 ２……第１の端子、３ａ……第１のトランジス
タ、３ｃ……第３のトランジスタ、４……第２の
端子、５ａ……第２のトランジスタ、５ｃ……第
４のトランジスタ、６ａ……第１の差動トランジ
スタペア、６ｃ……第２の差動トランジスタペ
ア、７ａ……第１のカレントミラー回路、７ｂ…
…第２のカレントミラー回路、８ａ……第１の定
電流回路、８ｂ……第２の定電流回路、Ｂ……電
気抵抗制御回路。
Claims (1)
- 【特許請求の範囲】 １ ベースとコレクタとが第１の端子に接続され
た第１のトランジスタと、ベースが第２の端子に
接続された第２のトランジスタとからなり、かつ
互いのエミツタが共通接続された第１の差動トラ
ンジスタペアと、 ベースとコレクタとが前記第２の端子に接続さ
れた第３のトランジスタと、ベースが前記第１の
端子に接続された第４のトランジスタとからな
り、これら第３、第４のトランジスタは前記第
１、第２のトランジスタと逆導電性のトランジス
タで構成され、かつ互いのエミツタが共通接続さ
れた第２の差動トランジスタペアと、 正電源端子と前記第１、第２のトランジスタの
各コレクタとの間に介挿され、これら第１、第２
のトランジスタの各コレクタに等しい電流を流し
込む第１のカレントミラー回路と、 負電源端子と前記第３、第４のトランジスタの
各コレクタとの間に介挿され、これら第３、第４
のトランジスタの各コレクタから等しい電流を流
し出す第２のカレントミラー回路と、 前記負電源端子と前記第１、第２のトランジス
タの共通エミツタとの間に介挿され、これら第
１、第２のトランジスタの共通エミツタから一定
電流を流し出す第１の定電流回路と、 前記正電源端子と前記第３、第４のトランジス
タの共通エミツタとの間に介挿され、これら第
３、第４のトランジスタの共通エミツタに一定電
流を流し込む第２の定電流回路と、 からなり、前記第１、第２の定電流回路の電流値
によつて前記第１、第２の端子間の抵抗値を変化
させることを特徴とする電気抵抗制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228909A JPS59117815A (ja) | 1982-12-25 | 1982-12-25 | 電気抵抗制御回路 |
| US06/549,976 US4568840A (en) | 1982-12-25 | 1983-11-08 | Variable resistance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228909A JPS59117815A (ja) | 1982-12-25 | 1982-12-25 | 電気抵抗制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59117815A JPS59117815A (ja) | 1984-07-07 |
| JPH0344455B2 true JPH0344455B2 (ja) | 1991-07-08 |
Family
ID=16883748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228909A Granted JPS59117815A (ja) | 1982-12-25 | 1982-12-25 | 電気抵抗制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4568840A (ja) |
| JP (1) | JPS59117815A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2195505B (en) * | 1986-09-17 | 1990-08-15 | Motorola Inc | Gain control cell |
| US4994774A (en) * | 1988-02-19 | 1991-02-19 | U.S. Philips Corporation | Integrated low-pass filter arrangement |
| US5065112A (en) * | 1989-10-31 | 1991-11-12 | Sanyo Electric Co., Ltd. | Amplification circuit with improved linearity |
| EP0442573B1 (en) * | 1990-02-14 | 1995-05-31 | Koninklijke Philips Electronics N.V. | Current compensation circuit |
| US5132559A (en) * | 1991-05-03 | 1992-07-21 | Motorola, Inc. | Circuit for trimming input offset voltage utilizing variable resistors |
| SE502766C2 (sv) * | 1994-03-23 | 1996-01-08 | Ellemtel Utvecklings Ab | Kopplingsarrangemang |
| US5973563A (en) * | 1997-12-10 | 1999-10-26 | National Semiconductor Corporation | High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection |
| JP4516177B2 (ja) * | 2000-04-27 | 2010-08-04 | 新日本無線株式会社 | 可変利得増幅回路 |
| US9177742B2 (en) | 2011-10-18 | 2015-11-03 | G & W Electric Company | Modular solid dielectric switchgear |
| KR102274908B1 (ko) * | 2015-04-30 | 2021-07-08 | 엘지디스플레이 주식회사 | 햅틱 구동 장치 및 햅틱 기능을 갖는 전자 기기 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT303203B (de) * | 1970-11-12 | 1972-11-10 | Akg Akustische Kino Geraete | Schaltungsanordnung zur stufenlosen Pegeleinstellung elektrischer Signale |
| US3891937A (en) * | 1972-12-21 | 1975-06-24 | Philips Corp | Circuit arrangement for electronic gain/control, in particular electronic volume control circuit |
| JPS5947495B2 (ja) * | 1975-04-04 | 1984-11-19 | 株式会社日立製作所 | 可変インピ−ダンス回路 |
| GB1568056A (en) * | 1975-10-31 | 1980-05-21 | Dolby Laboratories Inc | Electrically variable impedance ciruits |
| NL7614515A (nl) * | 1976-12-29 | 1978-07-03 | Philips Nv | In versterking geregelde signaalversterker. |
| US4288707A (en) * | 1978-03-14 | 1981-09-08 | Tokyo Shibaura Denki Kabushiki Kaisha | Electrically variable impedance circuit |
| JPS5564420A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
| US4242650A (en) * | 1978-11-13 | 1980-12-30 | Bell Telephone Laboratories, Incorporated | Active variable equalizer |
| JPS5857814A (ja) * | 1981-10-01 | 1983-04-06 | Pioneer Electronic Corp | 電子インピ−ダンス装置 |
| JPS59119909A (ja) * | 1982-12-25 | 1984-07-11 | Fujitsu Ltd | 能動負荷回路 |
-
1982
- 1982-12-25 JP JP57228909A patent/JPS59117815A/ja active Granted
-
1983
- 1983-11-08 US US06/549,976 patent/US4568840A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4568840A (en) | 1986-02-04 |
| JPS59117815A (ja) | 1984-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3979689A (en) | Differential amplifier circuit | |
| US5057787A (en) | Variable gain differential amplifier | |
| JPS6156642B2 (ja) | ||
| JPH0121642B2 (ja) | ||
| EP0142081B1 (en) | Signal processing circuit | |
| US5828265A (en) | Degenerated differential pair with controllable transconductance | |
| JPH0344455B2 (ja) | ||
| US4695806A (en) | Precision remotely-switched attenuator | |
| US5132640A (en) | Differential current amplifier circuit | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH02889B2 (ja) | ||
| JPH0321927B2 (ja) | ||
| US3495182A (en) | Temperature compensated transistor amplifiers | |
| JPS6144409B2 (ja) | ||
| JPH0794971A (ja) | 差動増幅器 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3598973B2 (ja) | 利得可変回路 | |
| JPH0239881B2 (ja) | ||
| JP4209072B2 (ja) | 全波整流回路 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH0630424B2 (ja) | 利得可変型増幅回路 | |
| JPH029729B2 (ja) |