JPS6145324A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS6145324A JPS6145324A JP59167085A JP16708584A JPS6145324A JP S6145324 A JPS6145324 A JP S6145324A JP 59167085 A JP59167085 A JP 59167085A JP 16708584 A JP16708584 A JP 16708584A JP S6145324 A JPS6145324 A JP S6145324A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data
- exclusive
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータの補助記憶装置としてのカセッ
トテープレコーダと、バーンナルコンピュータとの間の
インターフェイス装置におけるデータ転送方式に関する
ものである。
トテープレコーダと、バーンナルコンピュータとの間の
インターフェイス装置におけるデータ転送方式に関する
ものである。
従来例の構成とその問題点
従来、パーソナルコンピュータのデータを、そのコンピ
ュータの補助記憶装置としてのカセットテープレコーダ
に転送する場合、データをＰＥ変調してシリアルデータ
として転送していた。しかしながら、従来のＰＥ変調に
おける転送波形は信号のマーク部分と信号のスペース部
分がシリアルで１７、それらの各部分の時間は転送周波
数が１２００Ｈｚ及び２４００ルである事から共に４１
６μ五であり、１ビツトのデータ転送に４１６μ気もの
時間がかかるという欠点を有していた。
ュータの補助記憶装置としてのカセットテープレコーダ
に転送する場合、データをＰＥ変調してシリアルデータ
として転送していた。しかしながら、従来のＰＥ変調に
おける転送波形は信号のマーク部分と信号のスペース部
分がシリアルで１７、それらの各部分の時間は転送周波
数が１２００Ｈｚ及び２４００ルである事から共に４１
６μ五であり、１ビツトのデータ転送に４１６μ気もの
時間がかかるという欠点を有していた。
発明の目的
本発明の目的は、ステレオカセットテープレコーダを用
いてデータの転送時間を半減することができるデータ転
送方式を提供することにある。
いてデータの転送時間を半減することができるデータ転
送方式を提供することにある。
発明の構成
この目的を達成する為に、本発明のデータ転送方式は、
コンピュータのシリアルデータをマーク信号が排他的論
理和となるような二系統の信号に分解し、２種類の時間
幅をもつ変調波として転送することを特長とするもので
ある。
コンピュータのシリアルデータをマーク信号が排他的論
理和となるような二系統の信号に分解し、２種類の時間
幅をもつ変調波として転送することを特長とするもので
ある。
本発明のデータ転送方式を実現するインターフェイス装
置は、送出データの立上りに反転するフリップフロップ
と送出要求クロックの半分のクロックとの排他的論理和
を取った出力及びこの出力とデータの排他的論理和を取
った出力を送り出す的論理和を取り込むカウンタ及びフ
リップフロップにより構成される。
置は、送出データの立上りに反転するフリップフロップ
と送出要求クロックの半分のクロックとの排他的論理和
を取った出力及びこの出力とデータの排他的論理和を取
った出力を送り出す的論理和を取り込むカウンタ及びフ
リップフロップにより構成される。
実施例の説明
以下、本発明の実施例について図面を参照しながら説明
する。第１図は本発明の一実施例におけるインターフェ
イス装置の回路図である。第１図において、１はクロッ
ク発生回路、２は分周回路、３及び１１はフリップフロ
ップ回路、４，５．６竺排他的論理和回路、７，８はエ
ッヂ検出回路、９は論理和回路、１０はカウンタ回路、
１２は否定回路である。
する。第１図は本発明の一実施例におけるインターフェ
イス装置の回路図である。第１図において、１はクロッ
ク発生回路、２は分周回路、３及び１１はフリップフロ
ップ回路、４，５．６竺排他的論理和回路、７，８はエ
ッヂ検出回路、９は論理和回路、１０はカウンタ回路、
１２は否定回路である。
以上のように構成されたインターフェース装置について
、以下その動作について説明する。ま去クロック発生回
路１によって作られたクロックは分周回路２に入９．４
８００１−１ｘのシリアルデータ者。
、以下その動作について説明する。ま去クロック発生回
路１によって作られたクロックは分周回路２に入９．４
８００１−１ｘのシリアルデータ者。
！ 要求信号としてコンピュータ側へ送られ
る。この要求信号に同期してコンピュータから出される
シリアルデータはフリッフロップ回路３に入り、データ
が○から１になるたびに反転される信号となる。この信
号と分周回路２から出力される２４ＱＯルのクロックは
、排他的論理和回路５によって一つの信号を形成する。
る。この要求信号に同期してコンピュータから出される
シリアルデータはフリッフロップ回路３に入り、データ
が○から１になるたびに反転される信号となる。この信
号と分周回路２から出力される２４ＱＯルのクロックは
、排他的論理和回路５によって一つの信号を形成する。
さらに、との信号はデータ信号と共に排他的論理和回路
４に入り、もう一つの信号を形成する。これによって二
信号はデータのマーク部分においては互いに逆であり、
又、スペース部分においては同極性の２０８μｃｘト４
１ｅｒμｓｏｃの二種類の時間幅しか持たないパルス波
形となる。
４に入り、もう一つの信号を形成する。これによって二
信号はデータのマーク部分においては互いに逆であり、
又、スペース部分においては同極性の２０８μｃｘト４
１ｅｒμｓｏｃの二種類の時間幅しか持たないパルス波
形となる。
第２図に本例のインターフェイス装置の各部ｐ波形のタ
イムチャートを示す。第２図において、とは４８００Ｈ
ｔのデータ要求クロック、ｂはデータ信号、Ｃはフリッ
プフロップ３の出力、ｄは２４００１−１ｘのクロック
、ｅは排他的論理和回路５の出力、ｆは排他的論理和回
路４の出力のそれぞれタイムチャートである。データ要
求クロックａの立上りに同期してコンピュータから出力
されたデータｂは、さらにそのデータｂの立上りでフリ
ップフロップ３の出力を反転させ、Ｃのような波形を作
る。この波形Ｃは、２４００１−１ｘのクロックｄと共
に排他−的論理和回路６に入り、ｅのような一つの信号
を形成する。さらに、この信号ｅとデータｂは排他的論
理和回路４によってもう一つの信号ｆを作り出す。この
両信号をそれぞれステレオカセットテープレコーダによ
って録音、再生する事ができる。
イムチャートを示す。第２図において、とは４８００Ｈ
ｔのデータ要求クロック、ｂはデータ信号、Ｃはフリッ
プフロップ３の出力、ｄは２４００１−１ｘのクロック
、ｅは排他的論理和回路５の出力、ｆは排他的論理和回
路４の出力のそれぞれタイムチャートである。データ要
求クロックａの立上りに同期してコンピュータから出力
されたデータｂは、さらにそのデータｂの立上りでフリ
ップフロップ３の出力を反転させ、Ｃのような波形を作
る。この波形Ｃは、２４００１−１ｘのクロックｄと共
に排他−的論理和回路６に入り、ｅのような一つの信号
を形成する。さらに、この信号ｅとデータｂは排他的論
理和回路４によってもう一つの信号ｆを作り出す。この
両信号をそれぞれステレオカセットテープレコーダによ
って録音、再生する事ができる。
データの復調は再生信号の排他的論理和を取ればよいが
、データ受付信号が必要な為、再生された両信号からエ
ッヂ検出回路子、８によってエッヂの部分で短いパルス
ｅ′ 、ｆ′を発生させ、論理和回路９でこれを加え合
せ、２０８μ渡ごとに１回又は２回の短いパルスｑ゛が
得られるようにする。このパルスｑはタウンタ回路１ｏ
をクリアする。カウンタ回路１０は分周回路２からエッ
ヂ間隔より充分短かいクロックを受けとり、これをカウ
ントする。カウンタ′回路１０の出力は、エッヂ信号に
よってクリアーされた後、１０４μ東後に１となシ、両
信号の状態が安定しているという信号りとなる。この信
号りでフリップフロップ回路１１に排他的論理和回路６
の出力つまり復調デ〜りを取り込ませる。又カラ／り回
路１０の出力は否定回路１２により反転され、フリップ
フロップ回路１１に次のデータが入った事を示すデータ
受付信号としてコンピュータ側へ送られる。
、データ受付信号が必要な為、再生された両信号からエ
ッヂ検出回路子、８によってエッヂの部分で短いパルス
ｅ′ 、ｆ′を発生させ、論理和回路９でこれを加え合
せ、２０８μ渡ごとに１回又は２回の短いパルスｑ゛が
得られるようにする。このパルスｑはタウンタ回路１ｏ
をクリアする。カウンタ回路１０は分周回路２からエッ
ヂ間隔より充分短かいクロックを受けとり、これをカウ
ントする。カウンタ′回路１０の出力は、エッヂ信号に
よってクリアーされた後、１０４μ東後に１となシ、両
信号の状態が安定しているという信号りとなる。この信
号りでフリップフロップ回路１１に排他的論理和回路６
の出力つまり復調デ〜りを取り込ませる。又カラ／り回
路１０の出力は否定回路１２により反転され、フリップ
フロップ回路１１に次のデータが入った事を示すデータ
受付信号としてコンピュータ側へ送られる。
発明の効果
以上のように本発明によれば、一般に普及しているステ
レオカセットテープレコーダを用いることのできるため
、従来の二倍の速度でデータのセーブ、ロードが可能と
なり、パーソナルコンピュータの補助記録装置としての
カセットテープレコーダの実用的価値を高めることがで
きるも□のがある。
レオカセットテープレコーダを用いることのできるため
、従来の二倍の速度でデータのセーブ、ロードが可能と
なり、パーソナルコンピュータの補助記録装置としての
カセットテープレコーダの実用的価値を高めることがで
きるも□のがある。
【図面の簡単な説明】
第１図は本発明のデータ転送方式が一実施例を示すイン
ターフェイス装置のブロック図、第２図は同装置の要部
の波形のタイムチャートである。 １・・・・・・クロックパルス発生回路、２・・・・・
・分周回路、３，１１・・・・・・フリップフロップ回
路、４，５゜６・・・・・・排他的論理和回路、７，８
・・・・・・エッヂ検出回路、９・・・・・・論理和回
路、１ｏ・・・・・・カウンター回路、１２・・・・・
否定回路。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 α
ターフェイス装置のブロック図、第２図は同装置の要部
の波形のタイムチャートである。 １・・・・・・クロックパルス発生回路、２・・・・・
・分周回路、３，１１・・・・・・フリップフロップ回
路、４，５゜６・・・・・・排他的論理和回路、７，８
・・・・・・エッヂ検出回路、９・・・・・・論理和回
路、１ｏ・・・・・・カウンター回路、１２・・・・・
否定回路。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 α
Claims (1)
- コンピュータのシリアルデータをマーク信号が排他的論
理和となるような二系統の信号に分解し、２種類の時間
幅を持つ変調波として転送することを特徴とするデータ
転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167085A JPS6145324A (ja) | 1984-08-09 | 1984-08-09 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167085A JPS6145324A (ja) | 1984-08-09 | 1984-08-09 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145324A true JPS6145324A (ja) | 1986-03-05 |
Family
ID=15843132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167085A Pending JPS6145324A (ja) | 1984-08-09 | 1984-08-09 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145324A (ja) |
-
1984
- 1984-08-09 JP JP59167085A patent/JPS6145324A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6347105Y2 (ja) | ||
| JPH01268220A (ja) | パルス発生回路 | |
| JPS583780U (ja) | 同期パルス信号発生回路 | |
| SU777697A1 (ru) | Устройство дл высокоплотной магнитной записи цифровой информации | |
| KR950002296B1 (ko) | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| SU851459A1 (ru) | Устройство выделени информации изчАСТОТНО-МОдулиРОВАННОгО СигНАлА | |
| JPS5846743A (ja) | 位相同期装置 | |
| SU1241481A2 (ru) | Декодирующее устройство | |
| JPS628Y2 (ja) | ||
| JPS6132967U (ja) | パルス伝達回路 | |
| JP2970241B2 (ja) | サンプリングクロック情報生成回路 | |
| JPS5945666U (ja) | 雑音除去回路 | |
| JPS58107649U (ja) | 時分割多重伝送システムの中継器 | |
| JPS5816932U (ja) | パルス遅延回路 | |
| JPS62139155U (ja) | ||
| JPS58123387U (ja) | 時計用同期モ−タの駆動回路 | |
| JPH0487416A (ja) | 信号発生回路 | |
| JPS6158911B2 (ja) | ||
| JPS6017053U (ja) | 伝送エラ−検出器 | |
| JPH0289414A (ja) | 倍周波数信号発生回路 | |
| JPS6077074U (ja) | ドロツプアウト検出機能を備えたｆｍ復調回路 | |
| JPH01128252A (ja) | ヘッド切替え信号作成回路 | |
| JPS5893048U (ja) | 発振回路 | |
| JPS596338U (ja) | カウンタ回路 | |
| JPS6030130B2 (ja) | 可変パルス幅ワンシヨツトマルチバイブレ−タ |