JPH0289414A - 倍周波数信号発生回路 - Google Patents
倍周波数信号発生回路Info
- Publication number
- JPH0289414A JPH0289414A JP63241308A JP24130888A JPH0289414A JP H0289414 A JPH0289414 A JP H0289414A JP 63241308 A JP63241308 A JP 63241308A JP 24130888 A JP24130888 A JP 24130888A JP H0289414 A JPH0289414 A JP H0289414A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- generation circuit
- flip
- flop
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデユーティサイクル１／２のパルス列の周波数
を２倍にする倍周波数信号発生回路に関するものである
。
を２倍にする倍周波数信号発生回路に関するものである
。
従来の技術
近年、電子機器のディジタル化に伴い、パルスで駆動さ
れる電気回路が増加して来ている。この用途では、周波
数を倍にすることが重要である。
れる電気回路が増加して来ている。この用途では、周波
数を倍にすることが重要である。
従来例では、トリガ発生回路によるパルス列をもとのパ
ルス列に対して１／４周期だけずらすことによって、デ
ユーティサイクル１／２のパルス列を作ることができた
。
ルス列に対して１／４周期だけずらすことによって、デ
ユーティサイクル１／２のパルス列を作ることができた
。
発明が解決しようとする課題
しかしながら上記従来の構成では、デイレイ回路で正確
に１／４周期だけずらさないと、デユーティサイクル１
／２のパルス列を作ることができなかった。
に１／４周期だけずらさないと、デユーティサイクル１
／２のパルス列を作ることができなかった。
課題を解決するための手段
この目的を達成するために、本発明の倍周波数発生回路
は、クロック発生器、このクロックにより駆動されるカ
ウンタ、および逆算カウンタ、デユーティサイクル１／
２のパルス列の立ち上がり及び立ち下がりエツジを検出
するためのトリガ発生回路、カウンタと逆算カウンタに
より駆動されるフリップフロップにより構成されている
。
は、クロック発生器、このクロックにより駆動されるカ
ウンタ、および逆算カウンタ、デユーティサイクル１／
２のパルス列の立ち上がり及び立ち下がりエツジを検出
するためのトリガ発生回路、カウンタと逆算カウンタに
より駆動されるフリップフロップにより構成されている
。
作用
この構成によって、デユーティサイクル１／２のパルス
列を、この周期により充分短かい周期のクロックパルス
でカウントし、２倍の周波数の信号を発生することがで
きる。
列を、この周期により充分短かい周期のクロックパルス
でカウントし、２倍の周波数の信号を発生することがで
きる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第１図において、１はクロック発生器、２は
クロック発生器１により駆動されるカウンタ、３はクロ
ック発生器１により駆動される逆算カウンタ、４はデユ
ーティサイクル１／２のパルス立ち上がり及び立ち下が
りエツジを検出するためのトリガ発生回路、５はカウン
タ２と逆算カウンタ３とにより駆動されるフリップフロ
ップである。まず、デイレイ回路４の出力でカウンタ２
のデータを下位１ビットを除いて逆算カウンタ３に移し
、かつカウンタ２をリセットし、フリップフロップ５を
セットする。その後カウンタ２はクロック発生器１のカ
ウントを開始し、逆算カウンタ３は減算を開始し、クリ
ア状態になったとき、フリップフロップ５をリセットす
る。以上のようにして、カウンタ２のデータの１／２倍
が逆算カウンタ３に移され、フリップフロップ５がセッ
トされた時点では、フリップフロップ５の出力は、ハイ
レベルになり、その後、カウンタ３が減算してクリア状
態になり、フリップ７０ツブ５がリセットされた時には
、フリップフロップ５の出力はローレベルになり、周波
数が２倍のパルス列を作ることができる。
説明する。第１図において、１はクロック発生器、２は
クロック発生器１により駆動されるカウンタ、３はクロ
ック発生器１により駆動される逆算カウンタ、４はデユ
ーティサイクル１／２のパルス立ち上がり及び立ち下が
りエツジを検出するためのトリガ発生回路、５はカウン
タ２と逆算カウンタ３とにより駆動されるフリップフロ
ップである。まず、デイレイ回路４の出力でカウンタ２
のデータを下位１ビットを除いて逆算カウンタ３に移し
、かつカウンタ２をリセットし、フリップフロップ５を
セットする。その後カウンタ２はクロック発生器１のカ
ウントを開始し、逆算カウンタ３は減算を開始し、クリ
ア状態になったとき、フリップフロップ５をリセットす
る。以上のようにして、カウンタ２のデータの１／２倍
が逆算カウンタ３に移され、フリップフロップ５がセッ
トされた時点では、フリップフロップ５の出力は、ハイ
レベルになり、その後、カウンタ３が減算してクリア状
態になり、フリップ７０ツブ５がリセットされた時には
、フリップフロップ５の出力はローレベルになり、周波
数が２倍のパルス列を作ることができる。
発明の効果
以上のように本発明によれば、クロック発生器、カウン
タ、逆算カウンタ、トリガ発生回路およびフリップフロ
ップを設けることにより、倍周波数のパルスを発生する
ことができるものである。
タ、逆算カウンタ、トリガ発生回路およびフリップフロ
ップを設けることにより、倍周波数のパルスを発生する
ことができるものである。
１・・・・・・クロック発生器、２・・・・・・カウン
タ、３・・・・・・逆算カウンタ、４・・・・・・トリ
ガ発生回路、５・・・・・・フリップフロップ。 代理人の氏名 弁理士 粟野重孝 ほか１名ＩＩ図 ｆ−一−クロッグ発主港 ２−゛方りング ３− 逆算カウンタ ４゛−トソガ発主百酪 ５− フッ・ンフ′プロッフ１
タ、３・・・・・・逆算カウンタ、４・・・・・・トリ
ガ発生回路、５・・・・・・フリップフロップ。 代理人の氏名 弁理士 粟野重孝 ほか１名ＩＩ図 ｆ−一−クロッグ発主港 ２−゛方りング ３− 逆算カウンタ ４゛−トソガ発主百酪 ５− フッ・ンフ′プロッフ１
Claims (1)
- クロック発生器、このクロックにより駆動されるカウン
タ、および逆算カウンタ、デューティサイクル１／２の
パルス列の立ち上がり及び立ち下がりエッジを検出する
トリガ発生回路、前記カウンタおよび前記逆算カウンタ
により駆動されるフリップフロップを備え、前記トリガ
発生回路の出力で前記カウンタのデータを下位１ビット
を除いて前記逆算カウンタに移し、かつ、前記カウンタ
をリセットし、前記フリップフロップをセットし、前記
カウンタは前記クロック発生器のカウンタを開始し、前
記逆算カウンタは減算を開始し、クリア状態になったと
き、前記フリップフロップをリセットすることを特徴と
する倍周波数信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241308A JPH0289414A (ja) | 1988-09-27 | 1988-09-27 | 倍周波数信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241308A JPH0289414A (ja) | 1988-09-27 | 1988-09-27 | 倍周波数信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289414A true JPH0289414A (ja) | 1990-03-29 |
Family
ID=17072353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241308A Pending JPH0289414A (ja) | 1988-09-27 | 1988-09-27 | 倍周波数信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289414A (ja) |
-
1988
- 1988-09-27 JP JP63241308A patent/JPH0289414A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0289414A (ja) | 倍周波数信号発生回路 | |
| JPH0289416A (ja) | 倍周波数信号発生回路 | |
| JPH0289415A (ja) | 倍周波数信号発生回路 | |
| JPS6347083Y2 (ja) | ||
| SU1109911A1 (ru) | Делитель частоты следовани импульсов | |
| JPH01191515A (ja) | 波形整形器 | |
| JPS59138770U (ja) | サンプリングパルス発生回路 | |
| JPH0437215A (ja) | 微分パルス作成回路 | |
| JPS5969537U (ja) | 入力パルス数計数回路 | |
| JPS5952763U (ja) | 制御用クロツクパルスおよびダイヤルパルス発生装置 | |
| JPS59119668U (ja) | フレ−ムパルス発生回路 | |
| JPS59125136U (ja) | 同期パルス発生器 | |
| JPS6181230U (ja) | ||
| JPS59152827U (ja) | パルス発生回路 | |
| JPS58109337U (ja) | 入力回路 | |
| JPS5817512U (ja) | 角度パルス発生回路 | |
| JPS5947236U (ja) | 自動同期検定装置 | |
| JPS6061662U (ja) | 最大需要電力計 | |
| JPS6197234U (ja) | ||
| JPS6110576U (ja) | ランダムパタ−ン発生器 | |
| JPS62188845U (ja) | ||
| JPS5950596U (ja) | パルスモ−タ駆動回路 | |
| JPS60158170U (ja) | パタ−ン発生装置 | |
| JPS6085434U (ja) | パルス遅延装置 | |
| JPS5996614U (ja) | キ−入力装置 |