JPS6146473Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は電子腕時計に関し、特にその電気機械
変換機構であるパルスモーターの駆動回路の改良
に関する。

水晶振動子を時間標準振動子とした謂る水晶腕
時計が実用化されて以来、数多くの技術革新や改
良により次第に生産数量の増加と低価格化により
現在この水晶腕時計が広く普及するに至つた。し
かしながら指針表示式のアナログ水晶腕時計にお
いては、水晶振動子、電子回路関係の技術革新は
めざましく、これに比し電気機械変換機構の立ち
遅れが目立つてきている。即ちコスト面では水晶
腕時計構成要素の内これが大きなウエイトをしめ
ているし、又性能面では特に消費電力の殆んど大
部分がこの電気機械変換機構で消費され水晶腕時
計の長寿命化、もしくは電池の小型化による時計
体の小型、薄型化の大きなネツクとなつてきてい
る。

本考案はこれら上記諸欠点を改良するため電気
機械変換機構として二極ローター形パルスモータ
ーを採用し、これを最適形状化することによりパ
ルスモーターを無調整化し、低コスト化を図ると
ともに、このパルスモーターに適した駆動方式を
採用することにより低電力で安定作動を可能にし
たものであり、以下実施例につき図に従つて詳説
する。

第１図は、本考案に係るパルスモーターの１例
を示す。

第１図において１は２極に着磁された永久磁石
製のローターで、このローター１をはさんでステ
ータ２，３が対向して配置されているが、これら
のステーター２，３はそれぞれコイル４を巻いた
継鉄５に接続して１組のステーターを構成してい
る。ステーター２，３はローター１が一定方向に
回転できる様にローター１の中心に対しステータ
ー２，３の円弧部２ａ，３ａをＸだけ偏心させ、
ローター１の静止時の磁極（ＮおよびＳ）位置を
ステーター２，３の一方にずらしている。この種
のパルスモーターは従来から実用化されており第
２図に示す様な回路ブロツクで駆動されていた。
１０は水晶振動子であり、発振回路１１により駆
動され、この周波数は分周器１２により分周さ
れ、波形整形器１３で適当な時間間隔で適当な時
間幅の180゜位相の異なる２つのパルスが成形さ
れる。

その一例として2″毎7.8m secのパルスを考え
以下これについて説明していく。このパルスを
CMOSインバーターで構成されるドライバー１
４，１５に入力し、その出力をコイル４の端子４
ａ，４ｂに供給する。第３図はこのドライバー部
の詳細図であり、一方のインバーター１４の入力
端子１６に１８なる信号を印加すると矢印１９で
示す様に電流が流れ、逆に他方のインバーター１
５の入力端子１７に同様の信号を印加すると矢印
１９と対称的なルートに電流が流れる。即ち両イ
ンバーターの入力端子１６，１７に交互に信号を
印加することによりコイル４に流れる電流を交互
に反転させることができ、具体的には１秒毎に交
互に反転する7.8m secの電流をコイル４に流す
ことができる。このような駆動回路により第１図
のステツプモーターのステーター２，３にはＮ
極、Ｓ極が交互に発生し、ローター１の磁極と反
撥、吸引によりローター７を180゜ずつ回転させ
ることができる。そしてこのローター１の回転は
中間車６を介して４番車６に伝達され、さらに３
番車８、２番車９、さらには図示しないが筒カ
ナ、筒車、カレンダー機構に伝達され、時計、分
針、秒針、カレンダー等からなる指示機構を作動
させる。

第１図のパルスモーターは原理的には以上の説
明の如く作動し、これを電子腕時計の変換機構と
して用いてきた。

本考案は、このパルスモーターを以下に説明す
る駆動方式により非常な低電力化を図つたもので
以下に詳述する。

第５図のドライブ回路で端子１７にハイレベル
信号を、端子１６に信号１８で印加して矢印１９
の如く電流を流したとき、MOSトランジスタ１
５にはチヤネルインピーダンスによつて駆動電流
に基づく電圧降下が生じ、端子４ｂでこの電流に
相当する信号を検出することができる。その電流
波形は、例えば第４図の実線で示した波形２０の
如くになる。この電流波形２０の大きな特徴は図
でも明らかなように途中で電流値の減少する部分
（へこみ）がある点で、この様に電流変化が激し
いのは駆動回路によつて印加された電圧に基づい
て生ずる電流の他に駆動されたローターの回転に
よつてコイルに誘起電流が重畳されるためで、電
流波形のへこみはこの誘起電流の最大になる部分
であり、この条件を満すのはコイル内の磁界変化
の最大のとき、即ちローターの磁極が両ステータ
ーの隙間（δ_１，δ_２部）を通過するときにほぼ
対応する。

以上は、パルスモーターが無負荷状態において
の作動であるが、モーターに負荷をかけると電流
波形は変化する。その状態が第４図点線で示した
波形２１であり、さらには波形２２となる。この
内、波形２２は臨界負荷状態での電流波形例を示
しており、これ以上の負荷に対してはローターは
回転を完結し得ない。これらローターの回転と駆
動電流波形の特性を合わせて考慮する時、前記２
つの動作特性には明らかな相関が見られる。無負
荷状態では電流波形のへこみ即ちローターの磁極
がステーターの隙間を通過する付近まで電流を流
せば、モーターはローターの回転を完結する。若
しくは、波形のへこみよりも十分手前で電流を切
つても回転を完結する場合もある。負荷が増せば
ローターの回転が完結する臨界点は電流波形上に
おいて、無負荷状態の時よりも多少後方にずれ
る。これはステーターに対し回転を完結するロー
ターの機械的臨界角が無負荷状態の時より多少増
すからである。また電流波形のへこみは、負荷が
増すにつれて後方にずれ、ローターの回転立上り
が遅くなる事を示す。ここで述べる無負荷状態、
負荷状態とは、具体的には例えば日車、曜車等の
カレンダ機構が非動作状態或いは動作状態にある
事によつてモーターに加わる負荷が変化する場合
を指す。以上の事実によつてモーターに印加すべ
き駆動信号の十分なパルス幅は負荷の大きさに応
じて変動し、一定ではない。又、モーターの構造
及びコイル、コアその他の各定数が一定のパルス
モーターにあつては、各負荷状態での電流波形
と、その時ローターの回転を完結するに必要十分
なパルス幅は、ほぼ一義的に定まり従つてまた同
一機種モーターでは各負荷状態において電流波形
上に必要なパルス幅の点を一対一に対応させる事
が可能となる。第４図において負荷時の波形２０
は負荷が加つた時の余裕をもつてはいるが、無負
荷時には大量の無駄な電流を流していることにな
り、7.8m secのパルス幅は最大負荷時のパルス
幅に設定されている事がわかる。

本考案の駆動方式はこの欠点に着眼し、無負荷
時、負荷時にかかわらずモーター駆動電流の波形
からローターの回転状態を検出して、必要以上の
駆動電流を遮断する事により負荷の大きさに応じ
て駆動パルス幅を変化させ、常に最低の消費電力
で駆動させる様にしたもので、その駆動回路の一
例を第５図に示し、そのタイムチヤートを第６図
に示す。端子２３，２４は第２図の従来の回路図
の端子１６，１７に相当し、第６図Ａ，Ｂなる信
号を印加する。即ち水晶振動子１０、発振回路１
１、分周器１２、波形成形回路１３は本考案にお
いても同様に用いている。即ち夫々位相は180゜
異なるが２秒毎に7.8m secのパルスを印加す
る。今端子２３の出力は第６図Ｄの最初のパルス
に示す様にHIGHからLOWに変化する。他方の
NANDゲート２６の出力はHIGHであるからコイ
ル４には端子４ａから４ｂへ電流が流れ、前述の
様にMOSトランジスタのチヤネルインピーダン
スによつて駆動電流に基づく内部電圧降下が生じ
端子４ａには第６図Ｃの最初のパルスに示す様に
コイルに流れる電流波形が観測される。即ち
NANDゲート２５と２６がコイルに電流を供給す
るゲート回路１００を構成する。この電流波形を
トランスミツシヨンゲートで構成したアナログス
イツチ２７，２８により４ａ端子と４ｂ端子を交
互に選択し増幅器２９により増幅する。増幅器２
９の入力信号、出力信号をそれぞれ第６図Ｅ，Ｆ
に示す。

第５図中１０１はローター位置検出回路であ
り、各々の部品を以下に説明する。３０は、遅延
回路であつてクロツク３３により予め設定された
時間だけ増幅器２９の出力信号をサンプリングし
て遅延させてやる。３１は増幅器２９の出力と遅
延回路３０の出力とを入力とし、２つの入力信号
レベルの高低を判別してHIGH又はLOWの出力を
発生する比較回路であつて差動増幅器等からな
る。３２は上述したように、負荷の変動に応じて
変化する比較器３１の出力に基づいて、時間基準
３４により無用なモーター駆動パルスの幅を遮断
してやる判断回路である。尚、判断回路３２の出
力はＨで示したように駆動パルスＡが印加される
のに同期して立ち上がりNANDゲート２５，２６
を開状態にし、比較回路３１の出力により電流波
形ＣもしくはＥのへこみ位置（この点まで電流を
印加すればローター回路転を完結する）を検出し
て、判断回路３２の出力を立上げてNANDゲート
２５，２６を遮断することにより、必要最小限の
駆動電流を供給するよう形成した。尚、クロツク
３４と第１１図に示す比較回路３１の出力信号５
３の２つの信号から第６図Ｈの出力信号を形成す
る回路は例えば、特開昭50−64717号に提示され
るような１つのＳ−Ｒフリツプフロツプを用いる
ことによつてより容易に達成出来る。

以上のように増幅器２９、遅延回路３０、比較
器３１、判断回路３２がローター位置検出回路を
構成している。遅延回路３０には後述するバケツ
リレー型電荷転送素子が用いられている。第３図
中駆動用MOSトランジスタ１４，１５のチヤネ
ルインピーダンスは電源電圧（1.3〜1.8V）及び
モーターコイルの抵抗（2KΩ〜5KΩ）等から効
率を考慮して数十Ω程度に設定している。この時
コイルに流れる電流は最大でも数百μＡ、従つ
て、トランジスタのチヤネルインピーダンスに基
づく電圧降下、即ち検出される電流波形の振幅は
数mVからせいぜい20〜30mV程度である。第７
図は増幅器２９をCMOSで構成した場合の一例を
示す。３５及び３６は第５図２７，２８に対応す
るアナログスイツチ即ちトランスミツシヨンゲー
トであり、各スイツチのON，OFF制御は、それ
ぞれ１４，１５のトランジスタの内でモーター駆
動電流が流れる側を選択する様に行なう。この時
スイツチ３５，３６の出力端子は互いに接続され
ており４ａ、又は４ｂの内、選択された側の点と
同電位にあり、その値は前記説明から、回路のプ
ラス電源電位を＋Ｖとすると、＋Ｖ−数10mVに
なる。３７は、検出信号の電位を後段増幅器の入
力動作電位まで移すため、AC結合容量であり、
後段の負荷抵抗とも併せて、信号周波数に比較し
て十分大きな時定数が得られる様な容量値であ
る。３９，４０はＰチヤネル及びｎチヤネルの
MOSFETであつて互いに制御ゲート同志ドレイ
ン同志が接続されていると共に出力端子から入力
端子へ抵抗を通して負帰還がかけられている。こ
れによつてCMOSの増幅器が構成される。増幅器
の利得は、後段の比較器に対し、該比較器がパル
ス制御時間に較べて十分速く動作できる様な入力
信号を与えればよく大体20dBから30dB程度。第
８図、第９図はAC結合容量３７を使わずに電圧
レベルをシフトする回路の例である。４２，４３
は直列に接続された抵抗であつて、接続点電位が
増幅器の待期状態電位に等しくなる様に値を設定
した分圧抵抗である。又４２，４３の抵抗値は帰
還抵抗３８に対し十分小さく選ぶ。第９図は第８
図を更に改良した回路の一例で、４４は増幅器の
待期状態における出力レベルが本来の待期レベル
の近くにあるか否かを検出する回路で、出力レベ
ルが待期レベルから大幅にはずれると、負帰還用
トランジスタ４５を通して入力点の待期レベルを
上下に移動制御する。第１０図は遅延回路３０の
一般例である。４６，４７は直列に接続された
CMOS構造の双方向性アナログスイツチ即ちトラ
ンスミツシヨンゲートである。トランスミツシヨ
ンゲートの段数は必要に応じて更に増す事も可能
であり遅延条件に従つて段数を設定する。各トラ
ンスミツシヨンゲートほ出力端子には、アナログ
信号に相当する電荷を蓄積するための容量性負荷
４８，４９が結合してある。トランスミツシヨン
ゲート４６，４７は遅延条件に従つて順次スイツ
チングを繰り返し、入力端子４１に供給されたア
ナログ信号を一定時間遅延し出力端子５０に出力
させる。しかし、コンデンサーの場合電荷の転送
損失が大きいので、本考案ではバケツリレー型電
荷転送素子で構成したアナログデータのシフトレ
ジスタを用いたものであり、それを第１４図に示
す。第１４図中ａ，ｂ，ｃ，ｄはシフトレジスタ
各段に対応する電極で各電極は１つおきに結合し
ておりそれぞれφ_１，φ_２なるクロツクパルスが
印加される。ｇは電極ａ，ｂ，ｃ，ｄと半導体層
ｆとを絶縁する酸化膜、ｅは図に示す如く前記電
極に対して非対称に配置されたＰ型の謂るバケツ
を形成している。前記半導体層ｆは、この時ｎ型
半導体から成る。第１５図は、蓄積モードにおけ
る各レジスタのエネルギー準位とアナログ信号に
対応する各バケツ内の電荷蓄積状態を示す。第１
６図は、データ転送モードにおけるエネルギー準
位と電荷の転送状況を示す。第３図の状態では電
極ｂにより低い電圧を印加する事によつてｂの電
極下のバケツのエネルギー準位を隣のバケツ部よ
りも下げている。φ_１，φ_２に対し、交互に電圧
パルスを印加する事によつてバケツ内の蓄積情報
は順次シフトしていく事がわかる。終端にMOS
型FET或はその他の電圧検出器を接続し、前記
シフトレジスタと後段のアナログ回路との結合を
行なう。従つて第５図の回路にこのバケツリレー
型電荷転送素子で構成したシフトレジスターを用
いる場合は、第１４図のシフトレジスターの電極
ａに増幅器の出力を接続して入力とし、また電極
ｄをシフトレジスターの出力として、比較器３１
に接続される。この際レベルの一致のためにシフ
トレジスターの終端にMOS型FET等を設けるこ
とは上述の通りである。第１１図はこれら信号の
タイムチヤートを表わし、５１は端子４１に供給
された入力信号波形、５２は端子５０に出力され
る遅延信号である。第１２図はこれを更に模型化
した波形で５４は容量負荷４８の端子に表われる
波形、５２は出力端子５０に表われる波形であつ
て、トランスミツシヨンゲート４６のスイツチン
グに応じて入力信号をサンプルした階段状の波形
となる。比較器３１は、増幅器２９及び遅延回路
３０の出力即ち第１１図の波形５１と５２のレベ
ル比較を行ない、５２のレベルが５１のレベルよ
りも高い時、HIGHレベル出力を、逆の時には
LOWレベル出力を出す。第１１図５３に波形を
示す。第１１図から明らかに比較器出力信号のレ
ベル反転位置は、モーター駆動電流５１のピーク
若しくは極値を示す点に対応する。同一規格のパ
ルスモーターにあつては、各負荷状態に対する駆
動電流波形と該電流波形上の回転動作臨界点（モ
ーターが回転を完結する為の最小パルス位置）は
一義的に定まるから、比較器３１の出力即ち波形
５３の立上り又は立下り位置を知つて各負荷に対
し必要なパルス幅を決定できる。又は時計信号を
基準として波形５３の立上り、立下り位置の変動
を検出する事により、各負荷時の必要最小パルス
幅の設定が可能となる。ブロツク３２は係る制御
回路を示すもので端子３４は時間基準信号であ
る。第１３図は本考案になる電子時計によるパル
スモーター駆動電流波形の一例を示すものであ
る。図中５４は無負荷状態、５５，５６は負荷状
態の電流波形で５６は５５よりも更に負荷を増し
た場合である。破線はパルス幅制御をしない場合
の電流波形の想像図である。なおCMOS増幅器２
９及び比較器３１はクロツクドゲート又はインヒ
ビツトゲートと共に構成され、パルスモーターの
駆動時のみ作動する様に構成し、無駄な電流をカ
ツトすることも当然可能である。上述の如く、本
考案はパルスモーター駆動時の無駄な電流を遮断
することにより低電力化をはかるとともに、モー
ターに流れる電流を検出するための他の特別な機
械的な手段等を必要とすることなく、さらに制御
回路内の増幅器もCMOSで構成するとともに必要
なときのみ増幅器が作動するように制御回路部で
の合理化、低電力化をはかつたものである。

以上本考案はパルスモーターの最適駆動化をは
かり低コストで安定な消費電力の少ない電気機械
変換機構を実現し、これにより電子腕時計の低コ
スト化長寿命化、又は小型化をはかることができ
た。特に本考案によれば駆動電流が印加されたと
きコイルに発生する誘起波形を増幅し、その増幅
出力と遅延回路を通した遅延出力信号とを比較器
の入力としてローター位置を検出するに際して、
遅延回路にバケツリレー型電荷転送素子を用いた
ので、電荷転送ロスのない正確なローター位置検
出ができる。また、他の時計回路とともに集積化
できるので製造組立における回路の扱いが容易に
なるメリツトがある。

【図面の簡単な説明】

第１図は、本考案に係るパルスモーター、輪列
を示す図である。第２図は、従来の電子時計の電
子回路ブロツク図である。第３図は第２図駆動回
路の詳細図である。第４図は、第３図の電流波形
図である。第５図、第７図〜第９図、第１４図
は、本考案になる電子時計の１回路例を示し、第
６図、第１１図〜第１３図は、そのタイムチヤー
ト及び電流波形図である。第１５図、第１６図は
第１４図におけるポテンシヤルの分布を示す。第
１０図は遅延回路の一般例を示す回路図。

Claims (1)

【実用新案登録請求の範囲】
1. 発振回路、前記発振回路の出力信号を分周する
   分周器、前記分周器の出力信号にもずいて駆動パ
   ルスを形成するパルス信号を出力する波形成形回
   路、前記パルス信号により作動する駆動回路、ス
   テーターとローターとコイルからなり前記駆動回
   路により駆動されるパルスモーターとを備えた電
   子時計において、前記駆動回路は前記パルス信号
   にもとずいて前記コイルに駆動パルスを印加する
   ゲート回路１００と、前記駆動パルスにより前記
   ローターが駆動されたとき前記コイルに発生する
   誘起電流からローター位置を検出するローター位
   置検出回路１０１とからなり、前記ローター位置
   検出回路は前記コイルの端子部の各々に接続され
   前記パルス信号により交互に導通状態に制御され
   る２個のアナログスイツチ２７，２８と、前記ア
   ナログスイツチに接続されるCMOS増幅器２９
   と、前記増幅器の出力信号を遅延させるバケツリ
   レー型電荷転送素子よりなる遅延回路３０と、前
   記増幅器の出力信号と前記遅延回路の出力信号を
   入力して出力電圧の変位点から前記ローター位置
   を検出する比較器３１と、前記比較器により前記
   ローターが所定角度回転したことを検出したとき
   前記ゲート回路を遮断する信号を出力する判断回
   路３２とからなることを特徴とする電子時計。