JPS6146931B2

JPS6146931B2 -

Info

Publication number: JPS6146931B2
Application number: JP770279A
Authority: JP
Inventors: Gegoriusu Petorusu Fuan Gorukomu Gerarudosu; Marii Yuujeenu Heberehitsu Aasaa
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1978-01-27
Filing date: 1979-01-27
Publication date: 1986-10-16
Also published as: AU4359179A; JPS60241626A; SE7900625L; DE2902746C2; AU521540B2; US4554564A; BE873713A; GB2068169A; IT1110930B; GB2013398A; JPS6245691B2; NL184549C; FR2415879B1; NL7800987A; AT375782B; ES477148A1; FR2415879A1; ATA50979A; CA1131795A; GB2013398B

Description

【発明の詳細な説明】本発明はpn接合の空乏層が半導体本体の表面
に露出する半導体本体を有し、pn接合の両側に
逆方向電圧を印加してアバランシエ増倍作用によ
り半導体本体内に電子を発生させ、それらの電子
を半導体本体表面から外部に飛び出させる形式の
陰極を具える電子流発生用半導体装置に関するも
のである。

上述した形式の半導体装置は英国特許第
1303659号明細書に開示されている。それらは就
中陰極線管（CRT）に使用され、従来の熱陰極
にとつて代わりつゝある。従来の熱陰極では加熱
により電子放出を行つており、この加熱のために
消費電力が高いという欠点を抱えていた。この他
にも従来の熱陰極は熱電子放出が生ずる以前に或
る程度の予熱時間を必要とするため電源を投入し
ても直ちに動作させられないという欠点を抱えて
いた。更に、従来の熱陰極では長時間に亘る使用
中に陰極材料が蒸発してしまうため寿命が限られ
るという欠点があつた。

このため実用上厄介な加熱電源を必要とせず、
またその他の短所も持たない冷陰極を求めて研究
が進められてきた。

その一つの解決方法は強い外部電界により点状
の加熱されない陰極から電子を引き出す所謂電界
放出陰極にあると考えられたこともある。しかし
このような電界放出陰極は非常に高い外部電界を
必要とし、その為電子が放出される空間内で放電
現象が発生するため陰極が損傷し易く、これを回
避して安定した電子放出を行なわせるには10乃至
100ナノパスカルという非常に高い真空度を必要
とするという欠点があり、その用途は自ずと非常
に狭いものとなるという短所がある。

もう一つの解決方法は半導体装置を使用するも
ので、ｎ形半導体本体を非常に薄いｐ形表面層で
被覆し、両者の間に形成されるpn接合に順方向
バイアスをかけるというものである。このように
すると電子がｎ形半導体本体からｐ形表面層に注
入され、しかもそのｐ形表面層の厚さがこのｐ形
領域内に於ける電子の拡散再結合長よりも小さ
く、電子が十分大きなエネルギーを持つていれ
ば、電子はこのｐ形表面層を突き抜けて外部に飛
びだすことができるわけである。そしてこの電子
の放出を助けるには普通表面を電子に対する仕事
関数を下げ得る材料、例えばセシウムを含有する
材料で被覆する。

しかしこの装置にも問題があり、その一つは非
常に薄くするにしてもｐ形表面層内でやはり再結
合がいくらかは生じ、そのため放出電子流が小さ
くなることである。

また上述した電子に対する仕事関数を下げる材
料から成る被覆層が徐々に失なわれるため、この
所謂「電子親和力」陰極の寿命が限られてしまう
という欠点がある。ｐこの他に矢張り半導体本
体からの電子放出を利用するが、pn接合には逆
方向バイアスをかけてアバランシエ増倍作用を起
こさせるという形式の陰極も存在する。本発明は
この形式の陰極に関するものである。

この形式の陰極（半導体装置）も前記英国特許
第1303659号明細書に記載されている。それによ
ればpn接合部に十分高い電圧を印加することに
よりアバランシエ増倍作用を発生させるものであ
る。この時若干の電子は電位障壁を乗り越えるに
要する大きな運動エネルギーを獲得する可能性が
ある。するとそれらの電子は表面から外部に飛び
出し、電子流を形成することになる。しかし、上
記英国特許明細書が記載している陰極は半導体材
料として炭化シリコンを使用している。事実炭化
シリコンを使つて初めて斯種半導体装置（陰極）
の効率、即ちpn接合に流すアバランシエ電流に
対する発生した電子流の比が実用に耐えるものと
なつたのである。

本発明の目的は効率の点でこの英国特許明細書
に記載された半導体装置（陰極）に優るだけでな
く、斯かる陰極材料としてシリコンも使用し得る
半導体装置（陰極）を提供するにある。これは
pn接合近傍の電界を工夫すればシリコン陰極で
も高い効率が得られることを確認し、この認識に
基づいてなされたものである。

この目的で本発明半導体装置は半導体本体の主
表面上に電気絶縁層を設け、この電気絶縁層に少
なくとも１個の開口を設け、この開口内では少な
くとも動作時に於て前記pn接合に関連する空乏
層の少なくとも一部を表面に露出させ且つこの空
乏層が表面に露出している部分の近傍に位置する
前記開口の縁迄前記絶縁層上に少なくとも１個の
加速電極を設けたことを特徴とするものである。

実験によればこのように炭化シリコン以外の材
料、例えばシリコンを使用しても半導体装置（陰
極）の効率が大いに改善され、実用に耐えるもの
が得られることが判明した。而してこのような本
発明半導体装置（陰極）は、一方ではシリコンで
普及している既知の集積回路製造技術を使つて製
造し得ると共に、他方では何の技術的不利益を伴
なわずに陰極の構造を集積回路として構成できる
という長所をもたらすものである。もう一つの利
点は本発明半導体装置によれば加速電極に印加す
る電圧を変えることにより電子放出を変調できる
ことであり、これによれば逆電流により電子放出
を変調する方法とは対照的に電力消費が小さくて
済む。加うるに加速電極を２乃至それ以上の部分
に分割し、それらに異なる電位を与えるようにす
れば電子ビームを偏向させることもできる。

このように効率が向上する理由は次の通りであ
る。即ち、何よりも加速電極により表面部に高電
界が生じ、これによるシヨツトキー効果のため仕
事関数が低下することである。加うるに空間電荷
もできない。

最后に従来の装置に比較して本発明半導体装置
では電子通路も一層明確に画成されることに注意
されたい。前記英国特許第1303659号明細書に記
載された装置ではpn接合が半導体本体の主表面
と交わつているが、よく考えてみるとこのような
半導体装置は実際には陰極として陰極線管その他
の放電装置に組み込まれ、この陰極が他の電極、
例えば陽極や制御格子と共に電極系を形成し、そ
の一部となり、動作状態に於てこれらの陽極等に
より電子が運び去られるから、半導体本体の主表
面に垂直な方向に電子を飛び出させる必要があ
る。そのためには電界が電子に対して上記主表面
と垂直な方向に作用する成分だけを有するのが望
ましい。

なお以上の説明中「主」表面という言葉を使用
したが、これはこのような半導体装置の「主」表
面に凹所を設けてpn接合をその凹所の壁面や底
面で終端させることが考えられ、その場合にはこ
れらの凹所の壁面や底面も前述した空乏層が露出
し、電子放出が行なわれる表面としての機能を果
たすからである。

しかし、前述したようにpn接合が主表面で終
端するようになつていると、このpn接合にかゝ
り、アバランシエ増倍作用により電子を放出させ
る電界の方向はこの主表面に平行な方向、即ち上
記pn接合に垂直な方向ということになり、放出
電子は主表面に平行な方向、即ち前述した好適な
方向とは垂直な方向に速度成分を有することにな
る。これは殊に電子ビームを細くする上で不利益
である。これに対し本発明によれば加速電極に十
分高い電圧を印加することにより電子（放出時に
臨界運動エネルギーしか持つていないものを含
む）はこの加速電極の方向に加速されるのであつ
て、所望通りの方向とは垂直な方向の速度成分は
所望通りの方向の速度成分に対して相対的に小さ
くなる。

ところで実はpn接合はこのように主表面で終
端することは必ずしも必要ないのであつて、例え
ば凹所の壁面で終端させてもよいのである。こう
すればpn接合にかゝる電界自体既に所望通りの
方向になる。このような構造にした上で更に加速
電極を設ければ効率も著しく向上する。その理由
を説明すれば、pn接合近傍に空間電荷が形成さ
れると、これによりこの陰極から出る電子流に上
限が課されて効率が上がらないのであるが、本発
明半導体装置（陰極）の前面には高電界がかゝ
り、電子をどんどん運び去つてしまうからであ
る。また本発明半導体装置（陰極）では、シヨツ
トキー効果により仕事関数も低下する。更に実は
pn接合は凹所の壁面、広く云えば前述したよう
な表面で終端する必要は全くないのであつて、
pn接合に付随する空乏層さえ表面に露出すれば
足りることも判明している。蓋し、一般にはpn
接合が高ドープ領域と低ドープ領域との分離用境
界を成すと云われているが、そのような境界とし
ての機能を果たすのは実は空乏層だからである。

なお本発明の半導体装置の好適な一実施例によ
ると、第１の導電形のより低ドープの第１の領域
と第２の導電形のより高ドープの第２の領域との
間にpn接合を形成し、少なくとも開口部では第
１の導電形の領域の表面層のドーピング濃度をそ
の下側の部分のドーピング濃度よりも高くしたこ
とを特徴とする。

このようにすると表面部で空乏層の幅が狭くな
り、その結果この表面部近傍で空乏層にかゝる電
界が最も高くなり、アバランシエ増倍作用、従つ
て電子放出がpn接合全体の中でも主としてこの
表面部で発生するという利点が得られる。

本発明半導体装置のもう一つの好適な実施例に
よれば、加速電極を電気的絶縁層上に設けられ、
少なくともこの電気的絶縁層の開口部の区域に窓
を有する導電層とすることを特徴とする。このよ
うにしてこの導電層に電圧を印加すると、pn接
合の上方に主表面と略々平行に等電位面が形成さ
れ、その結果上記の窓の区域では電気力線が半導
体本体の主表面に対して垂直な方向になるという
利点が得られる。

上記開口は幅狭の間隙の形態とし、その幅を絶
縁層の厚さと同じオーダーにすると好適である。
良好な等電位面を得るにはこの間隙の幅が広すぎ
てはいけないことは自明であろう。なお斯かる開
口の形状は直線で構成されるものでなくてもよ
く、例えば表示装置用等では彎曲形状のもので良
い。しかしこのように間隙の幅が問題で、その大
きさは数ミクロンのオーダーであるということに
なると、半導体装置の製造の際のアライメントの
公差が非常に厳しいものとなり、しかもこの公差
の厳しいアライメントを二方向につき遂行しなけ
ればならないことになる。

しかし本発明半導体装置の他の実施例ではpn
接合に対する間隙周縁の方向は全然問題とならな
い。このような実施例ではpn接合がうまく略々
直角に間隙とクロスし、その結果アライメント問
題が回避されるという利点が得られる。

図面につき本発明を詳細に説明する。

図面は略図であつて寸法通りではない。殊に図
面を簡単にするため厚さ方向の寸法は断面図内で
非常に誇張して描かれている。同一導電形の半導
体領域には大概同一方向のハツチングを付した。
また各図面を通じて対応する部分には同一符号を
付した。

第１図に示す半導体装置は電子流を発生するよ
うに設計されており、半導体本体１（本例ではシ
リコン）は陰極として機能する。第１図の―
線，―線及び―線に沿つて切つた断面を
略式図示したのが夫々第２，第３及び第４図であ
る。本例では半導体本体１はｎ形基体２を具える
が、そのｎ形基体２内にｐ形領域３を設ける。そ
の結果pn接合４が形成されるが、このpn接合４
は表面５で終端し、pn接合４に付随する空乏層
１７も表面５で終端する。このpn接合４の両側
に逆方向電圧を印加すると、アバランシエ増倍作
用で自由電子が発生し、半導体本体１から飛び出
す。

しかし従来の技術水準では斯種装置の効率は著
しく低く、殊に半導体材料としてシリコンを使用
する場合にそうであつて実用的な装置を作るとい
うことは問題外であつた。この点は炭化シリコン
を使用すると緩和されるが、これは技術的に不利
である。蓋し、炭化シリコンを使用する場合は集
積回路化が困難であるからである。

本発明によれば表面５に電気的絶縁層６、例え
ばシリコン酸化物層を設け、その絶縁層６に少な
くとも１個の開口７を設ける。この開口７内では
pn接合４が少なくとも一部露出する。更に、絶
縁層６上に開口７の縁迄、即ちできるだけpn接
合４に接近するように加速電極８（本例では多結
晶シリコン）を設ける。

更に半導体本体１に接続用電極９及び１０を設
け、夫々コンタクト窓１１及び１２を介してｎ形
基体２とｐ形領域３に接続する。なおｎ形基体２
との接続に際しては高ドープｎ形接点領域１８を
介して行なうのが良い。

電極１０が電極９に対して負になるような電圧
を前記両接続用電極９及び１０に印加すると、
pn接合４には逆バイアスがかゝる。その結果こ
のpn接合４の両側に空乏層１７、即ち移動可能
な電荷キヤリヤが殆んど存在しない領域が形成さ
れる。この空乏層１７の外側は簡単に導電領域に
なりうるから、前記印加電圧は殆んど全て前記空
乏層１７にかゝる。そうするとこの電圧に伴なう
電界は非常に高くなるから、アバランシエ増倍作
用が発生する。すると空乏層１７内で電子が解放
されて電子・正孔対が発生すると共に、その電子
はそこに存在する電界によつて加速されてシリコ
ン原子に衝突する。その結果また電子・正孔対が
発生すると共に、今度はその電子が電界によつて
加速される。而してこのようにして解放された多
数の電子が持つているエネルギーはそれらの電子
が半導体本体１から外部へ飛び出すに足る大きな
値となりうる。その結果電子流ができるが、第２
図ではこの電子流を矢印１４によつて略式図示し
ている。なお、本発明半導体装置では、絶縁層６
上に開口７の縁ぎりぎり迄存在する加速電極８
に、半導体本体１に対して正となるような電圧を
印加することにより、飛び出した電子を表面５に
対して略々垂直な方向に加速する。なおこのよう
な加速電極８による加速は加速そのものとしては
普通は付加的なものである。蓋し、このような半
導体装置（陰極）は実際の場ではもつと大きな或
る種装置の一部として使用されるのであつて、そ
こには若干距離があるにせよ、正電圧がかゝつて
いる陽極やその他の電極、例えば制御格子が既に
存在しているからである。しかし本発明によれば
加速電極８により他の点で優れた利点が得られる
のであつて、それはこの加速電極８に印加する電
圧を変えることにより電子流を変調できることで
ある。勿論この代りにpn接合を流れる電流を変
調することもできる。

本例では半導体本体１をシリコン材料によつて
形成したが、このようにシリコンを使用すると既
知の集積回路製造技術で以つて半導体装置を造る
ことができるという利点が得られる。そして加速
電極８を設けたことにより、上述したようにシリ
コンを使つてもなお上記形式の半導体陰極として
実用化し得るに足る効率が得られるのである。

本例では、絶縁層６をシリコン酸化物で造ると
共に、加速電極８並びに接続用電極９及び１０は
不純物をドープした多結晶シリコン（ポリシリコ
ン）で造る。しかし、絶縁層６をこれ以外の材
料、例えば窒化シリコン―シリコン酸化物の二重
層で造つても良く、また電極８，９及び１０を半
導体技術のメタライゼイシヨンの分野で普通に使
われる上記以外の材料、例えばアルミニウムで造
つても良い。

本例ではｐ形領域３のアクセプタ濃度は例えば
10¹⁹原子／cm³とし、他方ｎ形領域２のドナー濃度
はこれよりもずつと低く、例えば10¹⁵原子／cm³と
する。そして低ドープ領域即ち本例ではｎ形領域
２の一部である表面層１３（詳しく云えば本例で
は開口７内でpn接合４に隣接する区域）だけｎ
形不純物濃度を殊更高くする。而してこの高ドー
ピングの結果pn接合４に隣接する上記表面層１
３内ではこの表面層以外のｎ形領域２に於けるよ
りも空乏層１７の幅が一層狭くなる。その結果こ
の表面層１３部では、所定のpn接合逆バイアス
電圧に対して、pn接合４に沿うその他の部分に
於けるよりも電界強度が一層高いことになる。従
つてアバランシエ増倍作用もこの表面層１３で最
も発生し易いことになる。更に加速電極８に電圧
をかける結果、電子放出に対する電位障壁が下が
る（シヨツトキー効果）だけでなく、空乏層１７
の幅も一層狭くなる。斯くしてアバランシエ増倍
作用は同じpn接合でも主として開口７に面する
部分で行なわれることになる。

本例では加速電極８は絶縁層６上に位置する導
電層であつて、絶縁層の開口部７上ではこれも窓
を形成している。このような構造にすると製造と
設計上優れたものとなる。

本例では開口７は幅狭の間隙の形態をしてお
り、その幅は絶縁層６の厚さと同一オーダーの程
度である。例えば、間隙の幅は２μｍであり、絶
縁層６の厚さは１μｍである。寸法をこのように
選び、加速電極８を開口７の極く近傍迄設け、し
かも加速電極８がこの開口７をぐるりと取り囲む
ようにすると、上記間隙の上に等電位面が表面５
と平行に得られる。これは前述したように表面５
に対して垂直方向に電子を加速する上で有利であ
る。而してこのように寸法を小さくしたことによ
り製造工程でアライメント問題が発生するのを回
避する目的で本例ではpn接合４が間隙に対して
垂直に露出するようにする。

半導体表面５のpn接合４の部分を仕事関数を
下げる材料、例えばバリウム又はセシウムを含有
する材料で被覆すると電子放出を更に大きくする
ことができる。

なおこの第１図に示した半導体装置は次のよう
にして製造できる（第５〜８図）。

出発材料は１導電形の半導体本体１、例えばｎ
形シリコン基体２（比抵抗は本例では約0.001
Ω・cmとする。）上に比抵抗約６Ω・cm、厚さ約
10μｍのエピタキシヤル層を成長させたものとす
る。こうして造られた半導体本体１の全体の厚さ
は約250μｍである。明らかに１個の半導体薄片
上に同時に多数の半導体装置（陰極）を形成でき
る。表面５にマスク層１９、例えばシリコン酸化
物層を既知の方法で例えば熱成長により設ける
（第５図参照）。

次に上記マスク層１９にホトリトグラフイ法で
窓２０を画成し、次のドーピング工程に具える。
そしてドーピングにより半導体本体１内に第２の
導電形の領域３を設ける。その際できるpn接合
４は半導体表面５で終端させる。なおｐ形領域３
を設けるに当つては拡散法又はイオン注入法で既
知の態様で形成する。ｐ形不純物の拡散は約２μ
ｍの深さ迄行なう。そのためにはイオン注入法で
ｐ形領域３を形成する場合ならば、例えばホウ素
原子を30KeVのエネルギーでシリコンに打込み、
ドーズ量を10¹⁴原子／cm²とする。その後で深さ２
μｍ迄外方拡散させる。この際酸化物をマスクと
して使用する。こうすると第６図に示すような半
導体装置が得られる。なお上記ｐ形不純物のドー
ピングに先立つて又はその後で上述したのと同じ
態様でｎ形接点領域１８を設ける。

更にマスク層１９を取除いた後で表面５に例え
ばシリコン酸化物の熱成長又は気相蒸着により絶
縁層６を設ける。この絶縁層６の後ほど接続用電
極９及び１０のコンタクト区域となるべき位置
に、コンタクト窓１１及び１２を設け、次に残り
の絶縁層６上に例えば多結晶シリコンから成る導
電層２１を設ける（第７図参照）。

次にpn接合４の終端部近傍に当る多結晶シリ
コン層２１と絶縁層６に開口７を設ける。それは
第１に例えばプラズマエツチングにより多結晶シ
リコンを局所的にエツチングし、次にこれにより
露出したシリコン酸化物層６を例えばフツ化水素
酸を含有するエツチヤント又はプラズマエツチン
グによりエツチし去る。

次に開口７内の表面層１３のドーピング濃度を
イオン注入法で高くする。この場合多結晶シリコ
ン層２１がマスクとして働らき、それと同時にこ
の多結晶シリコン層２１自体もドーピングされ
る。このイオン注入はエネルギー25KeV、ドーズ
量２×10¹³原子／cm²でヒ素イオンを打込むことに
より行なう。その後でアニーリング処理を施す。
こうすると第８図に示すような構造のものが得ら
れる。

最后にホトリトグラフイ法で多結晶シリコン層
２１を所望通りのパターンに残して第２図に示す
半導体装置にする。次に通常の方法でこれを洗浄
し、コンタクトを付けて製品が完成する。その前
に多結晶シリコンをメタライゼイシヨンするか否
かは自由である。

本発明に於てはpn接合４に付随する空乏層１
７を前記表面５だ露出させれば十分である。この
ようにして出来た本発明半導体装置の一実施例を
示したのが第９〜１１図であり、第９図が平面
図、第１０及び１１図が夫々その―線、XI―
XI線で切つた断面図である。

本実施例では半導体装置は半導体本体１を具
え、半導体本体１がｐ形基体３を有し、その上に
ｎ形エピタキシヤル層２がのつている。而して前
述したようにｐ形領域３はｎ形領域２よりも高ド
ープされているから（例えば前者は10¹⁹原子／
cm³、後者は約10¹⁴原子／cm³）、空乏層１７は主と
してｎ形領域２内に拡がる。このｎ形領域２内で
あつてしかも上述したように空乏層１７が存在す
る領域内に底面１６がくるような深さまで主表面
１５から凹所を掘り下げる。更に半導体主表面１
５上に電気絶縁層６を設け、この電気絶縁層６上
に開口７を取り囲むように加速電極８を設ける。
コンタクト窓１１及び接点領域１８を介して接続
用電極９をｎ形領域２に接続する。本例ではｐ形
領域３の電気接続は下側のコンタクト層１０を介
して行なつているが、所望によりその代りに上側
に深い接点領域を設けて外部との電気的接続を行
なうようにしてもよい。

この第１０図に示す半導体装置の製造プロセス
は本質的には第２図に示す半導体装置と同じであ
る（第１２〜１５図）。電気接続のために絶縁層
６にコンタクト窓を画成した後（なおこのコンタ
クト窓はｎ形接点領域１８用のものであるが、若
しあるならばｐ形接点領域用のものも含める）、
組立体を例えばアルミニウムの導電層２１で被覆
する（第１２図）。次にこゝに既知の方法でパタ
ーニングし、所望通りのパターンの接続用電極９
と加速電極８とを設ける（第１３図）。開口７の
区域の絶縁層６を加速電極８をマスクとしてエツ
チし（第１４図）、その後で所望通りの深さ迄シ
リコンをエツチし去る。その際同一マスクを使用
してもよいが、加速電極８が開口７を充分に取り
囲んでおらず、従つて補助マスクを必要とする場
合は、絶縁層６をこの補助マスクとして使用する
（第１５図）。最后に下側コンタクト層１０を設け
ると第１０図に示す構造のものが得られる。出発
面が（100）面の場合は、このエツチングは異方
性的に行なうことができ、その場合は結晶面に沿
つた形の凹所が得られる（第１６図）。

用途によつては開口７の形状を全く異なるもの
とすることができる。第１７図はその一例の平面
図であつて、第１８図は第１７図の―
線に沿つて切つた断面図である。この場合は
略々正方形状の電子放出が行なわれる。符号は第
１〜４図の符号と同じものを指す。図面が略図で
あるため明瞭ではないが、１側で電気接続用の部
分が占める線分はこの側の全長に比較して非常に
短かいのであつて、このような形状にしても実用
上不利にはならないのである。本例では加速電極
８は二部８ａ及び８ｂに分かれており、所望によ
り両者に異なる電圧を印加して正方形状に飛び出
す電子ビームを或る範囲内で歪ませたり、偏向さ
せたり、或はそれら両方を行ない、所望通りに
略々一点に収束させることができる。勿論、電子
放出のパターンは正方形の代りに円形その他の形
状にすることも可能である。

第１９〜２１図は本発明半導体陰極のもう一つ
の実施例の図であり、第１９図が平面図、第２０
及び２１図が夫々第１９図の―線及び
―線に沿つて切つた断面図である。本
例では主表面１５に凹所を形成し、この凹所の壁
面５でpn接合４が終端する。本例では半導体本
体１がｐ形基体３を具え、このｐ形基体３の上に
ｎ形層２を例えばエピタキシヤル成長により設け
る。この中にエツチングにより凹所を設けるが、
その際この凹所の底がｐ形基体３内に入り、pn
接合４の下方に位置するようにする。ｎ形層２の
上に絶縁層６、例えばシリコン酸化物層を設け、
その上に加速電極８を設ける。pn接合４に逆バ
イアス電圧を印加するために半導体本体１上に接
続用電極９を設け、コンタクト窓１１とｎ形接点
領域１８とを介してこの接続用電極９をｎ形層２
に接続する。本例ではｐ形領域３用の接続用電極
１０は半導体本体１の下側に設けた導電層とする
が、所望により、接続用電極９と同じ様に、即ち
ｎ形領域２を貫通してｐ形コンタクト用拡散層を
設けることにより上側にとり出すこともできる。
加速電極８に電圧を印加することにより発生する
電界のため本例でも表面５で空乏層が狭くなり、
その結果アバランシエ増倍作用はpn接合４全体
の中でも表面５の部分に限定される。

前述したように異方性エツチング処理により凹
所を設けることもできる。その一例を示したのが
第２２〜２３図であり、第２２図が平面図、第２
３図が第２２図の―線に沿つて切つ
た断面図である。図示した半導体装置は半導体本
体１を具え、半導体本体１がｐ形基体３を有し、
その上にエピタキシヤル成長法でｎ形層２を設
け、このｎ形層２を絶縁層６で被覆する。絶縁層
６に開口７を設け、その中に異方性エツチング処
理によりＶ字形の凹所を設け、ｐ形基体３内に迄
Ｖ字の先端をくい込ませる。本例でもpn接合４
は凹所の壁面５で終端する。絶縁層６上に開口７
を取り囲んで加速電極８を設ける。更に絶縁層６
にコンタクト窓１１及び１２を設け、これらのコ
ンタクト窓１１及び１２を介して接続用電極９及
び１０を接点領域に接続する。接続用電極９に接
続されるｎ形接点領域１８の方は不純物濃度が殊
更高い前記表面層１３と一致し、接続用電極１０
に接続されるｐ形接点領域の方はｐ形基板３に続
く深い接点領域２２とする。

なお上述したようにＶ字形凹所の先をｐ形基体
３内迄延在させる必要は必らずしもない。pn接
合４に付随する空乏層が表面に露出すれば足り
る。本例ではｐ形基体３とｎ形エピタキシヤル層
２のドーピング濃度をしかるべく選んで上記空乏
層を表面層１３迄延在させることができる。

本発明半導体陰極のもう一つの実施例を示した
のが第２４〜２５図であり、第２４図は平面図、
第２５図は第２４図の―線で切つた
断面図である。この半導体本体１はｎ形基体２を
具え、このｎ形基体２は底面を１６とする凹所を
具える。この凹所の区域ではｎ形基体２上にｐ形
領域３がのつている。ｎ形基体２とｐ形領域のド
ーピング濃度をしかるべく選んでこれらの両領域
２及び３で形成されるpn接合４に伴なう空乏層
が一層高ドープされた表面層１３に到達する迄延
在させることができる。これと共にこの空乏層は
凹所の壁面５に露出され、上記pn接合４に逆バ
イアス電圧をかけた時、こゝでアバランシエ増倍
作用が発生し、その結果電子流（矢印１４で示
す）が発生する。この逆バイアス電圧を印加する
ために絶縁層６にコンタクト窓１１及び１２ａを
設け、これらの両コンタクト窓１１及び１２ａを
介して接続用電極９及び１０ａをｎ形接点領域１
８とｐ形領域３に接続する。本例では加速電極８
を２個の異なる部分８ａ及び８ｂに分割し、所望
により両加速電極８ａ及び８ｂに異なる電圧を印
加して放出電子ビームを偏向させることできる。
加うるに２個の接続用電極１０ａ及び１０ｂを若
干距離を置いて設け、夫々関連接点領域１２ａ及
び１２ｂを介してｐ形領域３に接続する。これに
より一時的に或は連続的に半導体本体１に電流を
流し、pn接合４を僅かに加熱し、アバランシエ
増倍作用を起すためにpn接合４にそう高い電界
をかけなくてもよくしたり、吸着（異）分子及び
（異）原子を飛ばしたりすることができる。

第２６図はハーメチツクシールした真空管２３
を有する陰極線管を略式図示したものであつて、
一端面の内側に螢光スクリーン２４を設ける。こ
の陰極線管は更に収束電極２５，２６及び偏向電
極２７，２８を具える。一個又は複数個の陰極か
ら前述した所に従つて電子ビーム１４が発生す
る。陰極は前述したような半導体装置であつて、
これをホルダ２９で保持する。半導体装置と外部
との電気接続はピン３０を介して行なう。本発明
半導体陰極は同様にして例えばビジコン形の撮像
装置に組込むこともできる。その他本発明半導体
装置は冷陰極から発生する電子流を変調してター
ゲツトに情報を担う電荷パターンを記録し、その
後で定常電子ビーム（これも同一冷陰極で発生さ
せると好適である）で上記電荷パターンを読出す
所謂記録管（memory tube）に組込むこともで
きる。

前記半導体陰極はシリコンで集積回路を造るの
に普通に使われる技術で製造できるから、一個の
シリコン薄片上に多数の陰極を造ることができ
る。斯かる半導体装置の一例を略式図示したのが
第２７，２８及び２９図である。第２７図がこの
半導体装置の一部の平面図、第２８及び２９図が
第２７図の夫々―線及び
―線で切つた断面図である。

第２７図は陰極を正方形状に配列したシリコン
薄片の略式平面図であり、陰極には符号Ａ〜Ｉを
付してある。図面を明瞭ならしめるため第２７図
では参照番号は陰極Ａ，Ｂ及びＣにしか付してい
ない。これは第２８図に再度示す。

この半導体装置は十字形構造を具え、低オーミ
ツクｐ形通路３２がＸラインを形成し、高ドープ
表面層１３がＹラインとして機能する。シリコン
本体３１はオーミツク抵抗が高い必要があるが、
導電形はｐ形でもｎ形でもいずれでもよい。条件
はシリコン本体３１とｎ形領域とｐ形領域のドー
ピング濃度が空乏層を主表面１５迄延在させるよ
うな値であることである。これによりｎ形領域１
３が良好に分離されることになる。

本例ではシリコン本体３１をｎ形とする。この
時真のpn接合４は壁面５に現われないが、この
pn接合４に関連する空乏層が主表面１５迄達
し、壁面５に露出される。第２７図では高ドープ
ｐ形通路３２の位置を破線で示すと共に、高ドー
プｎ形領域１３の位置を一点鎖線で示した。

平面図（第２７図）を見ると開口７（７Ａ，７
Ｂ，７Ｃ…）内では高ドープｎ形領域１３とシリ
コン本体３１とがＶ字形凹所の壁面５（５Ａ，５
Ｂ，５Ｃ…）に沿つて見える（第２７，２９図参
照）。

低オーミツクｐ形通路３２は接点領域２２を介
し、更にコンタクト窓１０を介して接続用電極１
２に接続される。高ドープｎ形領域１３はコンタ
クト窓９を介して接続用電極１１に接続される。
最后に絶縁層６上に開口７をぐるりと取り囲むよ
うに加速電極８を設ける。

こうしておいてしかるべき接続用電極９と１１
とにアバランシエ増倍作用が関連pn接合で生ず
るような電圧を印加し、同時に関連加速電極８に
或る大きさの電圧を与えることにより任意の陰極
Ａ，Ｂ，Ｃ…だけを動作させて電子放出を行なわ
せることができる。上記実施例では上記の加速電
極に印加する電圧は全ての陰極に対して同一であ
る必要はなく、各陰極から放出される電子ビーム
の強度を異ならせることができる。所望によりｐ
形通路３２だけでなく、加速電極８（Ａ，Ｂ，
Ｃ），８（Ｄ，Ｅ，Ｆ）及び８（Ｇ，Ｈ，Ｉ）を
夫々一つにまとめることができるが、こうすると
回路のフレキシビリテイが下がることは避けられ
ない。制御装置、例えばシフトレジスタ（その情
報内容によりどのＸラインとＹラインとが駆動さ
れるかが決まる。）により、所望通りのパターン
を成す陰極群から電子を放出させることもでき
る。それと共に他のシフトレジスタを介し、これ
をデイジタル―アナログ変換器と組合わせて加速
電極８の電位を調整することもできる。このため
斯かる装置は平板型表示装置用として殊に好適で
ある。

第３０図は斯かる平板型表示装置の略式斜視図
であつて、これは半導体本体３１の他に螢光スク
リーン２４を具え、この螢光スクリーン２４は半
導体装置３１から到来する電子流により光る。半
導体装置３１と螢光スクリーン２４との間の距離
は例えば５mmとすると共に、その間の空間を真空
にする。５〜10KV程度の電圧を電圧源３３によ
り半導体装置３１と表示スクリーン２４との間に
印加すると、これにより両者の間には陰極の像の
大きさが陰極自体のパターンと同程度となるよう
な大きな電界が生じる。

第３１図は斯かる平板型表示装置を製品に仕上
げたところを略式図示したものであつて、真空空
間３４内にその真空空間の一端壁３５の一部を成
している螢光スクリーン２４から約５mm離れた位
置に半導体装置３１が存在する。この半導体装置
３１はホルダ２９に保持されている。所望により
このホルダ２９には制御装置用の他の集積回路３
６を取付けることができる。真空空間３４の他端
の壁面には外部との電気接続用ピン３０のための
孔を設ける。

第３２図は同様の装置の略図であつて、３４は
同じく真空空間を指す。これは略式図示しかして
いないが電子レンズ系４０を具える。端壁３５に
例えばフオトレジスト層３９で被覆されたシリコ
ン薄片３８を設置する。半導体装置３１で作られ
たパターンは所要とあらばレンズ系４０で縮小
し、フオトレジスト層３９に投影する。

即ちこの装置はフオトレジスト層にパターンを
描くためのものである。こうすると普通必要なフ
オトマスクを省くことができ、また所要に応じて
制御装置３６でもつて簡単に所望通りのパターン
を描かせ且つそれを補正できるので、この装置は
大変優れたものである。

なお本発明は明らかに上記諸例に限定されるも
のではなく、例えば第１７図と１８図のｎ形領域
２を下側で外部と電気接続させることもできる。
これは殊に陰極が一個だけしかない場合にそうで
ある。同じことは半導体本体３１がｐ形材料から
成る第２７〜２９図の装置についても云える。こ
の場合は加速電極８もＹラインとして働らく。な
お、斯かる半導体装置を前述したように表示装置
に使う場合でも補助回路を他の集積回路上に設け
る必要は必ずしもない。半導体本体３１自体に設
けてしまえば有利である。明らかに殊に複雑高価
な印刷回路で必要とあらばプリント配線にも使え
る。

第２２図の装置でも加速電極８を一体形成する
代りに、二部に分け、両者を個別に制御して所望
により放出電子ビームを偏向させることもでき
る。

第２５図に示す装置において凹所の壁面により
画成される凹所の底面は必らずしも凹所の下側に
位置するｐ形領域３の上面と一致する必要はな
く、凹所をｐ形領域３内迄掘り下げてpn接合４
が壁面５に現われるようにしてもよい。

表示装置や撮像装置以外にも本発明半導体装置
を使つて種々の装置を造ることができよう。

【図面の簡単な説明】

第１図は本発明半導体装置の略式平面図、第２
図は第１図の―線に沿つて切つた断面図、第
３図は第１図の―線に沿つて切つた断面図、
第４図は第１図の―線に沿つて切つた断面
図、第５〜８図は本発明が関連する製造方法に従
つて第２図の半導体装置を造る際の各段階の断面
図、第９図は本発明半導体装置のもう一つの実施
例の略式平面図、第１０図は第９図の―線に
沿つて切つた断面図、第１１図は第９図のXI―XI
線に沿つて切つた断面図、第１２〜１５図は本発
明が関連する製造方法に従つて第１０図の半導体
装置を造る際の各段階の断面図、第１６図は本発
明半導体装置のもう一つの実施例の断面図、第１
７図は本発明半導体装置のもう一つの実施例の略
式平面図、第１８図は第１７図の―
線に沿つて切つた断面図、第１９図は本発明半導
体装置の更にもう一つの略式平面図、第２０図は
第１９図の―線に沿つて切つた断面図、
第２１図は第１９図の―線に沿つて
切つた断面図、第２２図は本発明半導体装置の更
にもう一つの実施例の略式平面図、第２３図は第
２２図の―線に沿つて切つた断面
図、第２４図は本発明半導体装置の更にもう一つ
の実施例の略式平面図、第２５図は第２４図の
―線に沿つて切つた断面図、第２６図
は本発明半導体装置を陰極に使用した陰極線管
（CRT）の略式断面図、第２７図は表示装置に使
用する本発明半導体装置の略式平面図、第２８図
は第２７図の―線に沿つて切つ
た断面図、第２９図は第２７図の―
線に沿つて切つた断面図、第３０図は表示装
置の一部の略式斜視図、第３１図は斯かる表示装
置を実際に表示用に使用する場合の略式断面図、
第３２図は斯かる表示装置を電子リトグラフイに
使用する場合の略式断面図である。１…半導体本体、２…ｎ形領域、３…ｐ形領
域、４…pn接合、５…表面、６…電気的絶縁
層、７…開口、８…加速電極、９，１０…接続用
電極、１１，１２…コンタクト窓、１３…（高ド
ープ）表面層、１４…電子流、１５…主表面、１
６…凹所の底面、１７…空乏層、１８…ｎ形接点
領域、１９…マスク層、２０…窓、２１…導電
層、２２…ｐ形接点領域、２３…真空管、２４…
螢光スクリーン、２５，２６…収束電極、２７，
２８…偏向電極、２９…ホルダ、３０…ピン、３
１…半導体本体、３２…低オーミツクｐ形通路、
３３…電圧源、３４…真空空間、３５…真空空間
の一方の端の壁、３６…制御装置を塔載した集積
回路、３８…シリコン薄片、３９…フオトレジス
ト層、４０…レンズ系。

Claims

【特許請求の範囲】１ pn接合の空乏層が半導体本体の表面に露出
する半導体本体を有し、pn接合の両側に逆方向
電圧を印加してアバランシエ増倍作用により半導
体本体内に電子を発生させ、それらの電子を半導
体本体表面から外部に飛び出させる形式の陰極を
具える電子流発生用半導体装置において、半導体
本体の主表面上に電気絶縁層を設け、この電気絶
縁層に少なくとも１個の開口を設け、この開口内
では少なくとも動作時に於て前記pn接合に関連
する空乏層の少なくとも一部を表面に露出させ且
つこの空乏層が表面に露出している部分の近傍に
位置する前記開口の縁迄前記絶縁層上に少なくと
も１個の加速電極を設けたことを特徴とする電子
流発生用半導体装置。２少なくとも電気絶縁層の開口部に於いて半導
体本体に凹所を設け、その凹所の壁面又は底面を
前記の空乏層が露出する表面としてここにpn接
合に関連する空乏層を露出させたことを特徴とす
る特許請求の範囲第１項記載の電子流発生用半導
体装置。３半導体本体に設ける凹所の壁面が略々電気絶
縁層の開口の縁と少なくとも一部に於ては一致す
ると共に、この凹所の壁面にpn接合に関連する
空乏層が露出するようにしたことを特徴とする特
許請求の範囲第２項記載の電子流発生用半導体装
置。４ pn接合に関連する空乏層が露出する前記表
面でpn接合自体も終端することを特徴とする特
許請求の範囲第１項乃至第３項のいずれかに記載
の電子流発生用半導体装置。５第１の導電形のより低ドープの領域と第２の
導電形のより高ドープの第２の領域との間にpn
接合を形成し、少なくとも開口部では第１の導電
形の領域の表面層のドーピング濃度をその下側の
部分のドーピング濃度よりも高くしたことを特徴
とする特許請求の範囲第１乃至第４項のいずれか
に記載の電子流発生用半導体装置。６前記加速電極を前記絶縁層上に設けられた導
電層とし、少なくとも絶縁層の開口部に相当する
区域だけはこれにも窓を設けたことを特徴とする
特許請求の範囲第１乃至第５項のいずれかに記載
の電子流発生用半導体装置。７前記開口の形状を幅狭の間隙とし、その幅を
絶縁層の厚さと同一オーダーの大きさとしたこと
を特徴とする特許請求の範囲第１乃至第６項のい
ずれかに記載の電子流発生用半導体装置。８間隙様の開口がpn接合と略々直角をなして
クロスすることを特徴とする特許請求の範囲第７
項に記載の電子流発生用半導体装置。９半導体本体をシリコンで造つたことを特徴と
する特許請求の範囲第１乃至第８項のいずれかに
記載の電子流発生用半導体装置。１０加速電極を多結晶シリコンで造つたことを
特徴とする特許請求の範囲第１乃至第９項のいず
れかに記載の電子流発生用半導体装置。１１前記の空乏層が露出する表面を少なくとも
開口部だけは電子に対する仕事関数を下げうる材
料で被覆したことを特徴とする特許請求の範囲第
１乃至第１０項のいずれかに記載の電子流発生用
半導体装置。１２電子に対する仕事関数を下げうる材料をセ
シウム又はバリウムとすることを特徴とする特許
請求の範囲第１１項記載の電子流発生用半導体装
置。