JPS6148198A - サンプルホ−ルド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特にアナログゲートに使用して好適なサン
プルホールド回路に関する。

〔従来の技術〕

第２図は、従来のサンプルホールド回路の一例を示すも
のである。第２図において、２１及び２２がＮＰＮ形品
トランジスタを示し、トランジスタ２１のエミッタとト
ランジスタ２２のエミ・ツタとが共通接続される。この
共通接続点が定電流源としてのトランジスタ２４のコレ
クタに接続される。トランジスタ２４のベースが端子２
５に接続され、トランジスタ２４のエミッタが抵抗２６
を介して接地される。

トランジスタ２１のベースが入力端子２３に接続される
。トランジスタ２１のコレクタが直流電源端子２７に接
続される。トランジスタ２２のベースとトランジスタ２
２のコレクタとが共通接続（ダイオード接続）され、こ
の共通接続点と接地間にコンデンサ３０が挿入されると
共に、この共通接続点に出力端子３１が接続される。

トランジスタ２２のコレクタがＰＮＰ形のトランジスタ
３２のコレクタに接続される。トランジスタ３２のベー
スがＰＮＰ形のトランジスタ３３のベースに接続される
。トランジスタ３３のへ一スとトランジスタ３３のコレ
クタとが共通接続（ダイオード接続）される。トランジ
スタ３２のエミッタが抵抗３４を介して電源端子２７に
接続される。トランジスタ３３のエミッタが抵抗３５を
介して電源端子２７に接続される。トランジスタ３３の
コレクタがトランジスタ３６のコレクタに接続される。

トランジスタ３６のベースが端子２５に接続される。ト
ランジスタ３６のエミッタが抵抗３７を介して接地され
る。

入力端子２３から入力信号電圧が加えられ、端子２５か
らサンプリングパルスが供給される。端子２５からサン
プリングパルスが供給されると、サンプリングパルスの
ハイレヘルの間、トランジスタ２４及びトランジスタ３
６がオンする。トランジスタ２４がオンすると、このト
ランジスタ２４が第３図に示すように、電流値がＩ。な
る定電流ｔＡ３９となる。また、トランジスタ３６とト
ランジスタ３３とが直列に接続され、トランジスタ３３
とトランジスタ３２とがカレントミラー接続されている
。このため、トランジスタ３６がオンすると、トランジ
スタ３２が第３図に示すように、電流値が■１なる定電
流ｔＰ、３８となる。

入力端子２３から入力信号電圧■、が加えられると、ト
ランジスタ２１のエミッタの電圧は、トランジスタ２１
のベース・エミッタ間電圧降下ＶＢＥＩ　により、（Ｖ
ｔ　　　ＶＢＥＩ）となる。この時、トランジスタ２２
は、ダイオード接続され、トランジスタ２１のエミッタ
とトランジスタ２２のエミッタは定電流源としてのトラ
ンジスタ２４のコレクタに共通接続されているので、ト
ランジスタ２２のベース及びコレクタの接続点の電圧は
、トランジスタ２２のベース・エミッタ間電圧降下をｖ
　ｓｉｔ　とすると、（ｖｉ　　　Ｖ　ＩＥＩ　　＋Ｖ
　ＢＥＺ　）となるまで、定電流源Ｉ、により、充電さ
れる。トランジスタ２１とトランジスタ２４が同様の特
性であれば、両者のベース・エミッタ間電圧降下は等し
く、（Ｖｉｉ＋　＝ＶｌｌＥ□）であり、トランジスタ
２２のベース及びコレクタの共通接続点の電圧は入力信
号電圧Ｖｉと等しくなる。この状態では、ダイオード接
続のトランジスタ２２を介して定電流源ＩＩが定電流源
３９に流れ込む。

〔発明が解決しようとする問題点〕

この従来のサンプルホールド回路は、アナログゲートと
して用いることができる。つまり、端子２５から供給さ
れるサンプリングパルスがハイレベルの間、入力端子２
３から加えられる入力信号電圧Ｖ、に応じて、コンデン
サ３０に電荷が充電されるため、このサンプルホールド
回路は、端子２５から供給されるサンプリングパルスが
ハイレベルの間にオンするアナログゲート回路として動
作する。

しかし、この従来のサンプルホールド回路では、第４図
に示すように、入力端子２３から大振幅の入力信号電圧
（第４図Ａ）が加えられると、入力信号電圧の低下に応
じきれず、波形に歪が生じる（第４図Ｂ）。これは、コ
ンデンサ３０の放電電流が入力信号電圧の変化に追従で
きないために生じるものである。つまり、コンデンサ３
０の充電電流は、トランジスタ３２からなる定電流′ｔ
Ａ３８から流れ込む。コンデンサ３０の放電電流は、ト
ランジスタ２４からなる定電流ｒＸ３９により基準電位
点に流れでる。この時、トランジスタ２２には、定電流
源３８からの電流が流れている。従って、放電電流は、
定電流源３８と定電流源３９との差電流となる。このた
め、定電流源３８が十分に大きくなげれば放電電流が入
力信号電圧に追従できない。

従って、この発明の目的は、特にアナログゲートとして
使用した場合、大振幅の入力信号電圧に対して追従性が
良く、歪の少ないサンプルホールド回路を提供すること
にある。

〔問題点を解決するための手段〕　“ 上述の問題点を解決するために、この発明は、第１のト
ランジスタ１のエミッタとこの第１のトランジスタ１と
コンプリメンタリな第２のトランジスタ４のベースとが
接続され、第１のトランジスタ１のエミッタと第２のト
ランジスタ４のベースとが接続され、第１のトランジス
タ１のエミッタと第２のトランジスタ４のベースの接続
点が第１の電流源に接続され、第２のトランジスタ４の
エミッタが第２の電流源に接続されると共に、ホールド
コンデンサ９の一端に接続され、このホールドコンデン
サ９の一端に出力端子１６が接続され、第２のトランジ
スタ４のコレクタが基準電位点に接続され、第１及び第
２の電流源が共通なサンプリングパルスにより制御され
るようにしたサンプルボールド回路である。

〔作用〕

第２のトランジスタ４のベースが第１の電流源に接続さ
れ、この第２のトランジスタ４のエミッタが第２の電流
源に接続されると共に、ホールドコンデンサ９の一端に
接続され、このホールドコンデンサ９の一端に出力端子
１６が接続され、第２のトランジスタ４のコレクタが基
準電位点に接続されているため、入力端子が大幅に低下
した時に第２のトランジスタ４が深く順）＜イアスされ
、ボールドじンデンサ９の放電電流は第２のトランジス
タ４により、基準電位点に瞬時に流れ込む。

このため、ホールドコンデンサ９の電圧は、人力信号電
圧に忠実に追従する。

〔実施例〕

この発明の一実施例について、以下図面を参照して説明
する。第１図において、１及び２がＮＰＮ形トランジス
タである。トランジスタ１のエミッタとトランジスタ２
のエミッタとが共通接続され、この共通接続点が定電流
源用のトランジスタ３のコレクタに接続されると共に、
ＰＮＰ形のトランジスタ４のベースに接続される。トラ
ンジスタ３のベースが端子５に接続され、トランジスタ
３のエミッタが抵抗６を介して接地される。

トランジスタ１のベースが入力端子７に接続され、トラ
ンジスタ１のコレクタが直流電源端子８に接続される。

トランジスタ２のコレクタとベースが共通接続される。

この共通接続点がトランジスタ４のエミッタ及びトラン
ジスタ１０のコレクタに接続される。トランジスタ４の
コレクタが接地される。また、このトランジスタ２のコ
レクタとベースの共通接続点と接地間にコンデンサ９が
挿入され、この共通接続点に出力端子１６が接続される
。ＰＮＰ形のトランジスタ１０及び１１のベースが共通
接続され、トランジスタ１１のベースとトランジスタ１
１のコレクタが接続される。

トランジスタ１０のエミッタが抵抗１２を介して電源端
子８に接続される。トランジスタ１１のエミッタが抵抗
１３を介して電源端子８に接続される。

トランジスタ１１のコレクタがトランジスタ１４のコレ
クタに接続される。トランジスタ１４のベースが☆渦子
５に１妾続される。トランジスタ１４のエミッタが抵抗
１５を介して接地される。

入力端子７から人力信号電圧Ｖ、が加えられ、端子５か
らサンプリングクロックが供給される。

端子５からサンプリングクロックが供給されると、サン
プリングクロックのハイレヘルの間、トランジスタ３及
びトランジスタ１４がオンする。トランジスタ３がオン
すると、このトランジスタ３が定電流源となる。また、
トランジスタ１４とトランジスタ１１とが直列に接続さ
れ、トランジスタ１１とトランジスタ１０とがカレント
ミラー接続されている。このため、トランジスタ１４が
オンすると、トランジスタｌＯが定電流源となる。

トランジスタ７に入力信号電圧Ｖ、が加えられると、こ
の入力信号電圧Ｖ、に応じてコンデンサ９に電荷が蓄え
られる。入力信号電圧Ｖｉが下がるとコンデンサ９に蓄
えられていた電荷が放電され、コンデンサ９の電圧は入
力信号電圧Ｖ、に応じたものとなる。つまり、入力信号
電圧Ｖｉが高くなると、コンデンサ９の充電電流がトラ
ンジスタｌＯにより形成される定電流源から流れ込む。

この時、人力信号電圧Ｖ；が高いため、トランジスタ４
のベース電位が高く、逆バイアスとなり、トランジスタ
４はオフしている。人力信号電圧Ｖ８が低（なると、ト
ランジスタ４のベース電位が下がり、このベース・エミ
ッタ間が順バイアスされ、トランジスタ４がオンする。

このため、コンデン→）・９の放電電流は、このトラン
ジスタ４を通じて接地に流れる。

このようにしてサンプリングパルスがハイレヘルの区間
の入力信号がゲートされて、出力端子１６に取り出され
る。

〔発明の効果〕

この発明に依れば、トランジスタ４により増幅された電
流でコンデンサ９を放電することができるので、コンデ
ンサ９の放電時間が短縮され、大振幅の入力信号に対し
て追従性が向上される。従って、特にアナログゲートと
して使用した場合に、歪のないサンプルホールド回路が
実現できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の接続図、第２図は従来の
サンプルホールド回路の接続図、第３図は従来のサンプ
ルホールド回路の説明に用いる接続図、第４図は従来の
サンプルホールド回路の説明に用いる波形図である。 １．２，３．１４：ＮＰＮ形トランジスタ、４゜１０．
１１：ＰＮＰ形トランジスタ、７：入力端子、９：コン
デンサ、１６：出力端子。

Claims (1)

【特許請求の範囲】
1. 　第１のトランジスタのベースに入力端子が接続され、
   上記第１のトランジスタのエミッタと上記第１のトラン
   ジスタとコンプリメンタリな第２のトランジスタのベー
   スとが接続され、上記第１のトランジスタのエミッタと
   上記第２のトランジスタのベースとの接続点が第１の電
   流源に接続され、上記第２のトランジスタのエミッタが
   第２の電流源に接続されると共にホールドコンデンサの
   一端に接続され、このホールドコンデンサの一端に出力
   端子が接続され、上記第２のトランジスタのコレクタが
   基準電位点に接続され、上記第１及び第２の電流源が共
   通なサンプリングパルスよより制御されるようにしたサ
   ンプルホールド回路。