JPS6148292A - 電子交換機の初期化方式 - Google Patents
電子交換機の初期化方式Info
- Publication number
- JPS6148292A JPS6148292A JP17018184A JP17018184A JPS6148292A JP S6148292 A JPS6148292 A JP S6148292A JP 17018184 A JP17018184 A JP 17018184A JP 17018184 A JP17018184 A JP 17018184A JP S6148292 A JPS6148292 A JP S6148292A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- initialization
- terminal
- control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored program
- H04Q3/54508—Configuration, initialisation
- H04Q3/54516—Initialization, software or data downloading
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1305—Software aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13109—Initializing, personal profile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13376—Information service, downloading of information, 0800/0900 services
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、分散制御型電子交換機の初期化方式の改良に
関する。
関する。
従来、この種の電子交換機として次のようなものが知ら
れている。第５図はその構成を示す回路ブロック図であ
る。すなわちこの交換機は、中央制御回路１と、それぞ
れ電話機やデータ伝送機器等の複数の端末１０が接続さ
れた複数の端末制御回路２１〜２ｎとを備えている。こ
れらの制御回路１，２１〜２ｎはそれぞれ主制御部とし
てマイクロコンピュータを有するもので、このマイクロ
コンピュータにより中央制御回路１は交換動作に係わる
全体的な制御を行ない、一方各端末制御回路２１〜２ｎ
は端末１０に対する各種接続制御を行なう。
れている。第５図はその構成を示す回路ブロック図であ
る。すなわちこの交換機は、中央制御回路１と、それぞ
れ電話機やデータ伝送機器等の複数の端末１０が接続さ
れた複数の端末制御回路２１〜２ｎとを備えている。こ
れらの制御回路１，２１〜２ｎはそれぞれ主制御部とし
てマイクロコンピュータを有するもので、このマイクロ
コンピュータにより中央制御回路１は交換動作に係わる
全体的な制御を行ない、一方各端末制御回路２１〜２ｎ
は端末１０に対する各種接続制御を行なう。
例えば、端末制御回路２１に接続されている端末１０が
発呼すると、端末制御回路２１はこの発呼を検出してそ
の旨および呼出し先の番号を表わす制御信号を制御信号
路３に出力する。このとき、上記制御信号路３は各端末
制御回路２１〜２ｎからの制御信号を時分割でシリアル
伝送するように構成されており、これにより伝送された
上記端末制御回路２１の制御信号は制御信号送受信回路
４でパラレル信号に変換されたのち共通バス５を介して
中央制御回路１に導入される。そうすると中央制御回路
１は、呼出し相手端末が接続されている端末制御回路、
例えば２ｎに対し上記と逆の経路で制御信号を送り、こ
れにより端末制御回路２ｎに呼出し相手端末に対する接
続制御を行なわせる。そしてこの接続制御が完了して端
末制御回路２ｎからその旨の制御信号が到来すると、中
央制御回路１は共通バス５を介して通話路制御回路６へ
制御信号を送出し、これにより通話回路７を切換制御し
て前記端末制御回路２１と端末制御回路２ｎとの間を通
話バス８を介して接続させる。かくして端末相互間で通
話が可能となる。尚、９は接続制御動作に必要な各種デ
ータを格納した主記憶回路である。
発呼すると、端末制御回路２１はこの発呼を検出してそ
の旨および呼出し先の番号を表わす制御信号を制御信号
路３に出力する。このとき、上記制御信号路３は各端末
制御回路２１〜２ｎからの制御信号を時分割でシリアル
伝送するように構成されており、これにより伝送された
上記端末制御回路２１の制御信号は制御信号送受信回路
４でパラレル信号に変換されたのち共通バス５を介して
中央制御回路１に導入される。そうすると中央制御回路
１は、呼出し相手端末が接続されている端末制御回路、
例えば２ｎに対し上記と逆の経路で制御信号を送り、こ
れにより端末制御回路２ｎに呼出し相手端末に対する接
続制御を行なわせる。そしてこの接続制御が完了して端
末制御回路２ｎからその旨の制御信号が到来すると、中
央制御回路１は共通バス５を介して通話路制御回路６へ
制御信号を送出し、これにより通話回路７を切換制御し
て前記端末制御回路２１と端末制御回路２ｎとの間を通
話バス８を介して接続させる。かくして端末相互間で通
話が可能となる。尚、９は接続制御動作に必要な各種デ
ータを格納した主記憶回路である。
ところで、この様な構成の電子交換機において、端末制
御回路２１〜２ｎのマイクロコンピュータが何等かの原
因、例えば外来ノイズ、回路の誤動作あるいはプログラ
ムバグ等により暴走したとすると、一般に端末制御回路
には暴走検出回路が設けであるため、上記マイクロコン
ピュータの暴走はこの暴走検出回路で検出され、端末制
御回路はその検出出力により通話中の端末を強制的に切
断するとともに自身の回路の動作状態を初期化する。
御回路２１〜２ｎのマイクロコンピュータが何等かの原
因、例えば外来ノイズ、回路の誤動作あるいはプログラ
ムバグ等により暴走したとすると、一般に端末制御回路
には暴走検出回路が設けであるため、上記マイクロコン
ピュータの暴走はこの暴走検出回路で検出され、端末制
御回路はその検出出力により通話中の端末を強制的に切
断するとともに自身の回路の動作状態を初期化する。
ところが、この様にマイクロコンピュータが暴走を起こ
した場合、該当する端末制御回路ばかりでなく、この端
末制御回路に接続された端末と通話中であった相手端末
も強制的に切断する必要がある。
した場合、該当する端末制御回路ばかりでなく、この端
末制御回路に接続された端末と通話中であった相手端末
も強制的に切断する必要がある。
そこで従来では、暴走が発生したときその端末制御回路
２１〜２ｎから中央制御回路１へ初期化要求信号を送り
、中央制御回路１はこの初期化要求信号が到来した時点
で即時初期化制御モードに移行して、上記暴走を起こし
た端末制御回路およびこの端末制御回路に接続された端
末と通話中の端末がある端末制御回路に対し、それぞれ
初期化指示信号を送出し、これにより各端末および端末
制御回路を初期化するようにしている。
２１〜２ｎから中央制御回路１へ初期化要求信号を送り
、中央制御回路１はこの初期化要求信号が到来した時点
で即時初期化制御モードに移行して、上記暴走を起こし
た端末制御回路およびこの端末制御回路に接続された端
末と通話中の端末がある端末制御回路に対し、それぞれ
初期化指示信号を送出し、これにより各端末および端末
制御回路を初期化するようにしている。
しかるに、この様な従来の初期化方式は、初期化要求信
号が発生された時点で中央制御回路に初期化制御を行な
わせるものであるため、中央制御回路１で実行中又は実
行しようとしている仙の制御動作が有る場合に、これら
の制御動作が中断又は遅延されて他の正常な通話制御動
作に悪影響を与える欠点があった。
号が発生された時点で中央制御回路に初期化制御を行な
わせるものであるため、中央制御回路１で実行中又は実
行しようとしている仙の制御動作が有る場合に、これら
の制御動作が中断又は遅延されて他の正常な通話制御動
作に悪影響を与える欠点があった。
本発明は、端末制御回路が暴走を起こした場合等に、中
央制御回路が実行中又は実行しようとしている他の制御
動作に影響を及ぼすことなく所定の全ての初期化制御を
行ない得る電子交換機の初期化方式を提供することを目
的とする。
央制御回路が実行中又は実行しようとしている他の制御
動作に影響を及ぼすことなく所定の全ての初期化制御を
行ない得る電子交換機の初期化方式を提供することを目
的とする。
本発明は、上記目的を達成するために、各端末制御回路
側と中央制御回路側とからそれぞれアクセス可能な共通
メモリを設け、端末制御回路の暴走発生時等の所望時に
Ｗｌこの端末制御回路側から初期化要求を上記共通メモ
リに書込み、中央制御回路により定期的あるいは空き時
間に上記共通メモリをアクセスして初期化要求の有無を
判定し、有った場合に所定の初期化制御を行なうように
したものである。
側と中央制御回路側とからそれぞれアクセス可能な共通
メモリを設け、端末制御回路の暴走発生時等の所望時に
Ｗｌこの端末制御回路側から初期化要求を上記共通メモ
リに書込み、中央制御回路により定期的あるいは空き時
間に上記共通メモリをアクセスして初期化要求の有無を
判定し、有った場合に所定の初期化制御を行なうように
したものである。
第１図は、本発明の初期化方式を適用した電子交換機の
回路ブロック図である。尚同図において、前記第５図と
同一部分には同一符号を付して詳しい説明は省略する。
回路ブロック図である。尚同図において、前記第５図と
同一部分には同一符号を付して詳しい説明は省略する。
本実施例の初期化方式の従来方式と構成を異にするとこ
ろは、中央制御回路１１の共通バス５に、中央制御回路
１１と制御信号送受信回路１２とからそれぞれアクセス
可能な共通メモリ２０を接続し、端末制御回路２１〜２
ｎから発生された初期化要求信号を制御信号送受信回路
１２により上記共通メモリ２０に書き込むとともに、こ
の共通メモリ２０に記憶された初期化信号を中央制御回
路１１により制御動作の空き時間に読み出して所定の初
期化処理を行なうようにした点である。ここで、上記共
通メモリ２０は、例えば各端末制御回路２１〜２ｎ分の
記憶ビットを有するレジスタからなる。
ろは、中央制御回路１１の共通バス５に、中央制御回路
１１と制御信号送受信回路１２とからそれぞれアクセス
可能な共通メモリ２０を接続し、端末制御回路２１〜２
ｎから発生された初期化要求信号を制御信号送受信回路
１２により上記共通メモリ２０に書き込むとともに、こ
の共通メモリ２０に記憶された初期化信号を中央制御回
路１１により制御動作の空き時間に読み出して所定の初
期化処理を行なうようにした点である。ここで、上記共
通メモリ２０は、例えば各端末制御回路２１〜２ｎ分の
記憶ビットを有するレジスタからなる。
すなわち、制御信号送受信回路１２は、例えば第２図に
示す如く通常の送受信制御動作（ステップ２ａ＞を１同
突行する毎に、ステップ２ｂで初期化要求信号の到来の
有無を監視している。そして、この状態で端末制御回路
のマイクロコンピュータが暴走を起こし、これにより端
末制御回路から初期化要求信号が送られると、制御信号
送受信回路１２は上記ステップ２ｂで初期化要求信号の
到来を検出してステップ２Ｃに移行し、ここで先ず上記
初期化要求信号が挿入されているタイムスロットの位置
から初期化要求信号を発生した端末制御回路を判別する
。そして、続いてステップ２ｄに移行し、ここで共通メ
モリ２０の各記憶ビットのうち上記ステップ２Ｃで判別
した端末制御回路に対応する記憶ビットに１″を書き込
む。
示す如く通常の送受信制御動作（ステップ２ａ＞を１同
突行する毎に、ステップ２ｂで初期化要求信号の到来の
有無を監視している。そして、この状態で端末制御回路
のマイクロコンピュータが暴走を起こし、これにより端
末制御回路から初期化要求信号が送られると、制御信号
送受信回路１２は上記ステップ２ｂで初期化要求信号の
到来を検出してステップ２Ｃに移行し、ここで先ず上記
初期化要求信号が挿入されているタイムスロットの位置
から初期化要求信号を発生した端末制御回路を判別する
。そして、続いてステップ２ｄに移行し、ここで共通メ
モリ２０の各記憶ビットのうち上記ステップ２Ｃで判別
した端末制御回路に対応する記憶ビットに１″を書き込
む。
一方中央制御回路１１は、通常時に、ステップ３ａで通
常の通話制御動作を実行する毎にステップ３ｂで制御動
作に空き時間ができたか否かを監視しており、空き時間
ができる毎にステップ３ｃに移行してここで共通メモリ
２０をアクセスし、しかるのちステップ３ｄで共通メモ
リ２０に初期化要求信号が発生したことを示す“１″が
記憶されているか否かを判定している。そして、このス
テップ３ｄで“１″有りと判定すると中央制御回路１１
は、先ずステップ３ｅで上３訃゛１゛′の記憶位置から
初期化要求を発生した端末制御回路を認識し、ステップ
３ｆでこの認識した端末制御回路に対しリセット要求信
号を送出する。また、続いてステップ３Ｑで、上記初期
化要求の有った端末制御回路の端末と通話中の端末が有
るか否かを検出し、有ればステップ３ｈに移行してここ
で上記通話中の端末が接続されている端末制御回路に対
し、リセット要求信号を送出する。この結果、上記初期
化要求を発した端末制御回路、つまり暴走を起こした端
末制御回路のマイクロコンピュータとこれに接続される
端末とがそれぞれ初期化されるとともに、この暴走を起
こした端末制御回路に接続された端末と通話していた端
末が強制的に初期化される。そしてこれらの初期化を終
了すると中央制御回路１１は、最後にステップ３１で交
換機内の初期化を必要とする各部分の初期化を実行し、
ステップ３ａに戻る。かくして一連の初期化制御が終了
する。
常の通話制御動作を実行する毎にステップ３ｂで制御動
作に空き時間ができたか否かを監視しており、空き時間
ができる毎にステップ３ｃに移行してここで共通メモリ
２０をアクセスし、しかるのちステップ３ｄで共通メモ
リ２０に初期化要求信号が発生したことを示す“１″が
記憶されているか否かを判定している。そして、このス
テップ３ｄで“１″有りと判定すると中央制御回路１１
は、先ずステップ３ｅで上３訃゛１゛′の記憶位置から
初期化要求を発生した端末制御回路を認識し、ステップ
３ｆでこの認識した端末制御回路に対しリセット要求信
号を送出する。また、続いてステップ３Ｑで、上記初期
化要求の有った端末制御回路の端末と通話中の端末が有
るか否かを検出し、有ればステップ３ｈに移行してここ
で上記通話中の端末が接続されている端末制御回路に対
し、リセット要求信号を送出する。この結果、上記初期
化要求を発した端末制御回路、つまり暴走を起こした端
末制御回路のマイクロコンピュータとこれに接続される
端末とがそれぞれ初期化されるとともに、この暴走を起
こした端末制御回路に接続された端末と通話していた端
末が強制的に初期化される。そしてこれらの初期化を終
了すると中央制御回路１１は、最後にステップ３１で交
換機内の初期化を必要とする各部分の初期化を実行し、
ステップ３ａに戻る。かくして一連の初期化制御が終了
する。
このにうに本実施例であれば、端末制御回路２１〜２ｎ
から初期化要求信号が発生されたときにその旨を制御信
号送受信回路１２により共通メモリ２０に記憶しておき
、中央制御回路１１の通常制御動作の空き時間に上□記
共通メモリの記憶内容を判定して初期化要求が有った場
合に所定の初期化処理を行なうようにしたことによって
、中央制御回路１１の通常制御動作には何等悪影響を与
えることなく、所定の全ての初期化を行なうことができ
る。従って、別の正常な通話制御動作が中断されたり、
また遅延する等の不具合は生じず、この結果安定な通話
制御動作を行なうことができる。
から初期化要求信号が発生されたときにその旨を制御信
号送受信回路１２により共通メモリ２０に記憶しておき
、中央制御回路１１の通常制御動作の空き時間に上□記
共通メモリの記憶内容を判定して初期化要求が有った場
合に所定の初期化処理を行なうようにしたことによって
、中央制御回路１１の通常制御動作には何等悪影響を与
えることなく、所定の全ての初期化を行なうことができ
る。従って、別の正常な通話制御動作が中断されたり、
また遅延する等の不具合は生じず、この結果安定な通話
制御動作を行なうことができる。
また、本実施例では、新たにレジスタからなる共通メモ
リ２０を設け、かつ制御信号送受信回路１２および中央
制御回路１１の制御手順を多少変更するだけで実施でき
るので、電子交換機の構成が複雑化することがない。
リ２０を設け、かつ制御信号送受信回路１２および中央
制御回路１１の制御手順を多少変更するだけで実施でき
るので、電子交換機の構成が複雑化することがない。
尚、本発明は上記実施例に限定されるものではない。例
えば、各端末制御回路２１′〜２ｎ’ と中央制御回路
１１′とがバッファ回路１３を介してＣＰＵバス結合さ
れている場合には、共通バス５′に共通メモリ２０を接
続してこの共通メモリ２０を各端末制御回路２１′〜２
ｎ’および中央制御回路１１′により直接アクセスすれ
ばよい。
えば、各端末制御回路２１′〜２ｎ’ と中央制御回路
１１′とがバッファ回路１３を介してＣＰＵバス結合さ
れている場合には、共通バス５′に共通メモリ２０を接
続してこの共通メモリ２０を各端末制御回路２１′〜２
ｎ’および中央制御回路１１′により直接アクセスすれ
ばよい。
また、共通メモリは、初期化要求信号が発生した旨とこ
の信号を発生した端末制御回路の識別番号とを一絹とし
て記憶するようにしたものでもよい。
の信号を発生した端末制御回路の識別番号とを一絹とし
て記憶するようにしたものでもよい。
このようにすれば、共通メモリの記憶領域を各端末制御
回路の分だけ設ける必要がなく、２．３回路分だけ設け
ればよくなるので、これにより記憶容量を低減すること
ができる。またこのようにしても、一般に多数の端末制
御回路が同時に初期化要求を発生する確率は極めて少な
いので、記憶領域がオーバフローする不具合はほとんど
生じない。
回路の分だけ設ける必要がなく、２．３回路分だけ設け
ればよくなるので、これにより記憶容量を低減すること
ができる。またこのようにしても、一般に多数の端末制
御回路が同時に初期化要求を発生する確率は極めて少な
いので、記憶領域がオーバフローする不具合はほとんど
生じない。
その他、共通メモリの構成、書込み手段および読出し手
段等についても、本発明の要旨を逸脱しない範囲で種々
変形して実施できる。
段等についても、本発明の要旨を逸脱しない範囲で種々
変形して実施できる。
以上詳述したように本発明は、各端末制御回路側と中央
制御回路側とからそれぞれアクセス可能な共通メモリを
設け、端末制御回路の暴走発生時等の所望時に、この端
末制御回路側から初期化要求を上記共通メモリに書込み
、中央制御回路により定期的あるいは空き時間に上記共
通メモリをアクセスして初期化要求の有無を判定し、有
った場合に所定の初期化制御を行なうようにしたことに
よって、端末制御回路が暴走を起こした場合等に、中央
制御回路が実行中又は実行しようとしている他の制御動
作に影響を及ばずことなく、確実に所定の全ての初期化
制御を行ない得る電子交換機の初期化方式を提供するこ
とができる。
制御回路側とからそれぞれアクセス可能な共通メモリを
設け、端末制御回路の暴走発生時等の所望時に、この端
末制御回路側から初期化要求を上記共通メモリに書込み
、中央制御回路により定期的あるいは空き時間に上記共
通メモリをアクセスして初期化要求の有無を判定し、有
った場合に所定の初期化制御を行なうようにしたことに
よって、端末制御回路が暴走を起こした場合等に、中央
制御回路が実行中又は実行しようとしている他の制御動
作に影響を及ばずことなく、確実に所定の全ての初期化
制御を行ない得る電子交換機の初期化方式を提供するこ
とができる。
第１図乃至第３図は本発明の一実施例における初期化方
式を説明するためのもので、第１図は同方式を適用した
電子交換機の回路ブロック図、第２図および第３図は制
御手順を示すフローチャート、第４図は本発明の他の実
施例における初期化方式を適用した電子交換機の回路ブ
ロック図、第５図は従来の初期化方式を適用した電子交
換機の回路ブロック図である。 ２１〜Ｉｎ、２１’〜２ｎ′・・・端末制御回路、３・
・・制御信号路、５．５′・・・共通バス、６・・・通
話路制御回路、７・・・通話回路、８・・・通話バス、
９・・・主記憶回路、１０・・・端末、１１・・・中央
制御回路、１２・・・制御信号送受信回路、１３・・・
バッファ回路、２０・・・共通メモリ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第４図 １１′ 第５図
式を説明するためのもので、第１図は同方式を適用した
電子交換機の回路ブロック図、第２図および第３図は制
御手順を示すフローチャート、第４図は本発明の他の実
施例における初期化方式を適用した電子交換機の回路ブ
ロック図、第５図は従来の初期化方式を適用した電子交
換機の回路ブロック図である。 ２１〜Ｉｎ、２１’〜２ｎ′・・・端末制御回路、３・
・・制御信号路、５．５′・・・共通バス、６・・・通
話路制御回路、７・・・通話回路、８・・・通話バス、
９・・・主記憶回路、１０・・・端末、１１・・・中央
制御回路、１２・・・制御信号送受信回路、１３・・・
バッファ回路、２０・・・共通メモリ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第４図 １１′ 第５図
Claims (1)
- 各々端末が接続される複数の端末制御回路と中央制御回
路とを備え、これらの制御回路により各端末間の通話動
作を分散制御する電子交換機において、前記各端末制御
回路側と中央制御回路側とが各別にアクセス可能な共通
メモリを設け、各端末制御回路側は所望時に初期化要求
を前記共通メモリに書込み、中央制御回路側は定期的あ
るいは空き時間に前記共通メモリの記憶内容を読み出し
て初期化要求の有無を判定し、初期化要求があった場合
に所定の初期化制御動作を行なうことを特徴とする電子
交換機の初期化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170181A JPH0666984B2 (ja) | 1984-08-15 | 1984-08-15 | 電子交換機の初期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170181A JPH0666984B2 (ja) | 1984-08-15 | 1984-08-15 | 電子交換機の初期化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148292A true JPS6148292A (ja) | 1986-03-08 |
| JPH0666984B2 JPH0666984B2 (ja) | 1994-08-24 |
Family
ID=15900185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170181A Expired - Fee Related JPH0666984B2 (ja) | 1984-08-15 | 1984-08-15 | 電子交換機の初期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666984B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117891A (ja) * | 1982-12-24 | 1984-07-07 | Fujitsu Ltd | 障害端末初期設定方式 |
-
1984
- 1984-08-15 JP JP59170181A patent/JPH0666984B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117891A (ja) * | 1982-12-24 | 1984-07-07 | Fujitsu Ltd | 障害端末初期設定方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666984B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1179069A (en) | Data transmission apparatus for a multiprocessor system | |
| US5125081A (en) | Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage | |
| US6357015B1 (en) | Data interface and high-speed communication system using the same | |
| KR900015008A (ko) | 데이터 프로세서 | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| US5444852A (en) | I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space | |
| JPH0666984B2 (ja) | 電子交換機の初期化方式 | |
| JPH087738B2 (ja) | エンディアン変換方式 | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| KR940003845B1 (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
| JPS6138665B2 (ja) | ||
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| KR880000462B1 (ko) | 멀티프로세서 시스템에 있어서의 데이터전송장치 | |
| KR100278805B1 (ko) | 멀티 프로세싱 시스템의 데이터 중재장치 및 방법 | |
| JPH0115100B2 (ja) | ||
| JPH0234518B2 (ja) | ||
| KR100210813B1 (ko) | 전전자 교환기의 패킷 핸들러 리셋 장치 | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| KR100208283B1 (ko) | 전전자 교환기의 패킷 핸들러 인터럽트 장치 및 그 방법 | |
| JPS61165160A (ja) | バス制御方式 | |
| SU1029175A2 (ru) | Селекторный канал | |
| JPH0440534A (ja) | 予備装置切換方式 | |
| JPH0834616B2 (ja) | マルチプロセツサシステムにおける共通デ−タの同期方式 | |
| JPS58133068A (ja) | 通信制御装置 | |
| JPH0736739A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |