JPS6148719B2

JPS6148719B2 -

Info

Publication number: JPS6148719B2
Application number: JP54023163A
Authority: JP
Inventors: Akira Nakada; Akio Imamura
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1979-02-28
Filing date: 1979-02-28
Publication date: 1986-10-25
Also published as: JPS55115088A

Description

【発明の詳細な説明】この発明は、テンポクロツク信号を特定される
時間幅で計数し、リズムテンポ情報として表示す
る際に、特に表示数値がちらつき変動することな
く表示し得るようにした自動リズム装置のテンポ
表示装置に関する。

自動的にリズム演奏音を発生する装置にあつて
は、リズム形成のための基準信号を発生するテン
ポ発振器を備えるもので、このテンポ発振器はテ
ンポ調節用操作子の操作によつて、その発振クロ
ツク信号周波数が調節設定されるようになつてい
る。そして、テンポ発振器からの発振クロツク信
号にもとづき、リズムパターン信号を形成し、リ
ズム音源回路を駆動することによつて、自動リズ
ム演奏音を発生するものである。

すなわち、このような自動リズム装置にあつて
は、ワルツ、マーチ、ルンパ等のリズムの種類を
指定する操作と共に、リズムテンポを例えば楽譜
上で指定された状態にテンポ調節操作子によつて
設定することにより、所定のリズム演奏音の得ら
れるものであるが、そのリズムテンポは、演奏者
が自動リズム演奏音を聴取しながら、感覚的に行
なうものである。したがつて、実際のリズムテン
ポ設定に際しては、楽譜上に指定されたテンポ速
度に正確に設定することが困難であり、特に初心
者の場合のテンポ設定のための調節が困難であ
る。

このような欠点を改善する手段として、例えば
特開昭53−110号に示されるように、テンポ表示
器からのクロツク信号を、特定される時間幅で計
数し、その計数値情報をテンポ速度としてデイジ
タル的に表示することが考えられている。すなわ
ち、所定時間間隔でパルス信号を発生し、テンポ
クロツク信号で駆動されるカウンタを上記パルス
信号でリセツトし、そのリセツト直前の計数値情
報をテンポ速度情報としてデイジタル表示させる
ものである。

しかし、この様な手段では、カウンタを計数す
るクロツク信号と、このカウンタをリセツト制御
する時間幅設定用のパルス信号とは、独立した位
相関係で発生する。このため、カウンタを計数す
るクロツク信号の位相に対するカウンタのリセツ
トパルスの発生タイミングが変動し、リセツト時
におけるカウンタの計数値は、「１」の範囲で各
リセツト毎に変化することがある。すなわち、テ
ンポ表示器における表示数値が、リズムテンポが
一定であるにもかかわらず変化するようになつ
て、その表示を安定化することができず、実質的
にテンポ表示機能を発揮することができない状態
となる。

この発明は、上記の様な欠点に鑑みなされたも
ので、テンポクロツク信号を特定される時間幅で
計数し、その計数値情報によりテンポ表示する場
合でも、その表示されるテンポ数値は常に安定し
た状態に保たれ、リズムテンポの確認が容易且つ
確実にできるようにする自動リズム装置のテンポ
表示装置を提供しようとするものである。

すなわち、この発明に係るテンポ表示装置は、
テンポクロツク信号を特定される時間幅で計数す
ると共に、その計数値情報を記憶回路に記憶し、
その記憶情報で表示器を表示制御し、上記計数値
情報とその時すでに記憶回路に記憶されている数
値情報とを比較して、その比較差値が所定値以上
の時に記憶回路に記憶指令を与えるようにしたも
のである。

以下図面を参照してこの発明の一実施例を説明
する。第１図はその構成を示したもので、テンポ
発振器１１において、リズム形成のためのテンポ
クロツク信号TCを発生するもので、このテンポ
発振器１１は図示しないテンポ調節操作子で駆動
される可変素子１２によつてその発振クロツク周
波数が可変設定されるように構成されている。テ
ンポ発振器１１からのテンポクロツク信号TC
は、自動リズム発振部１３に供給される。この自
動リズム発振部１３は、供給されたテンポクロツ
ク信号を計数するバイナリカウンタを備え、この
カウンタからのバイナリ計数信号に対応する順次
周期の異なる複数の信号でなる順次パルス信号を
発生し、この順次パルス信号をアンド回路、オア
回路の論理回路で選択組み合わせることによつ
て、リズムパターン信号を形成するようにしてい
る。そして、このリズムパターン信号で、リズム
音源回路を駆動して、リズム音源信号を発生する
もので、このリズム音源信号は増幅器１４で適宜
増幅した後にスピーカ１５に供給し、リズム演奏
者として発音されるようになる。すなわち、自動
リズム発振部１３において、リズム種類を選択指
定し、テンポ発振器１１のテンポクロツク周波数
を選定することによつて、所定のリズムテンポの
リズム演奏音が自動演奏されるようになるもので
ある。

テンポ発振器１１からのテンポクロツク信号
TCは、さらにテンポ速度の表示制御のためにカ
ウンタ１６に計数歩進信号として供給される。こ
のカウンタ１６は、基準時間信号発生回路１７か
らの特定される時間間隔で発生される基準時間信
号Ｓによつてリセツト制御され、基準時間信号Ｓ
によつて区切られる特定時間幅内に発生するテン
ポクロツク信号TCを計数するようにされるもの
で、そのリセツト直前の計数値はリズムテンポに
対応する数値情報とされるものである。そして、
このカウンタ１６の計数値情報は、記憶回路１８
に供給されるもので、この記憶回路１８の記憶数
値情報は、テンポ表示器１９に供給し、デイジタ
ル的に表示されるようにする。

ここで、記憶回路１８に対するカウンタ１６か
らの入力数値情報Ａと、記憶回路１８に記憶され
ている出力数値情報Ｂとは、比較回路２０で比較
され、例えば（Ａ−Ｂ）の絶対値が所定の数値α
より大きくなつた時に比較回路２０から出力信号
が発生されるようにする。この比較回路２０から
の出力信号は、基準時間信号発生回路１７からの
基準時間信号Ｓと共に論理回路２１に供給する。
この論理回路２１は論理積作用するもので、基準
時間信号Ｓの発生に対応して比較回路２０からの
出力信号の存在を判別し、この出力信号の存在す
る時に信号Ｓに同期して記憶回路１８に対して書
き替え指令を与える。

すなわち、それまでの記憶回路１８の記憶数値
に対してカウンタ１６の基準時間信号Ｓによるリ
セツト時直前の数値が大きく変化し、〓Ａ−Ｂ〓
＞αの状態となつた時（すなわち、例えば図示し
ないテンポ調節操作子で駆動される可変素子を人
為的に操作し、テンポを変化させた場合）に、そ
の新しいカウンタ１６からの数値情報を記憶回路
１８に書き替え記憶させ、テンポ表示器１９で表
示させるようにするものである。

すなわち、上記のように構成される装置にあつ
ては、前述したようにテンポ発振器１１からのテ
ンポクロツク信号TCによつて、自動リズム発振
部１３から、上記テンポクロツク信号周波数に対
応したテンポ速度のリズム音源信号が得られ、ス
ピーカ１５から自動リズム演奏音の発生されるも
のである。またカウンタ１６においては上記テン
ポクロツク信号を、基準時間信号発生回路１７か
らの基準時間信号Ｓに対応して、単位時間毎に計
数し、リズムテンポに対応した数値情報を得るも
ので、このカウンタ１６におけるリセツト直前の
計数値情報は、基準時間信号Ｓに同期する比較回
路２１からの信号で記憶回路１８に書き込まれ、
テンポ表示器１９でその時の自動リズム演奏音の
テンポ速度として表示される。この場合、例えば
自動リズム演奏音のリズムテンポが、４分音符で
１分間60拍の状態である時には、テンポ表示器１
９で数値「60」を表示するようにすることが好ま
しく、このための基準時間信号Ｓの発生時間間隔
を設定すればよい。

具体的には、自動リズム発振部１３で４分音符
で１分間60拍のリズムパターンを形成するために
は、16Hzのクロツク信号を計数して順次パルス
信号を形成することが好ましく、自動リズム発振
部１３に１／50の分周回路を内蔵し、この分周回
路を介して入力テンポクロツク信号を順次パルス
発生部に供給するものとすれば、テンポ発振器１
１の発振クロツク周波数を800Hzとする時、４分
音符で１分間60拍の自動リズム演奏音を得ること
ができるようになる。したがつて、基準時間信号
Ｓでリセツトされる直前のカウンタ１６の計数値
を上記拍数に対応して「60」とし、これを記憶し
表示させるためには、基準時間信号Ｓの発生間隔
を0.075秒とすればよい。

ここで、基準時間信号Ｓの発生タイミングに対
応するカウンタ１６の計数値は、前述したように
テンポクロツク信号TCと信号Ｓの位相関係の変
化から、最大「１」の範囲で前後変化することが
ある。したがつて、基準時間信号Ｓの発生毎にそ
の直前のカウンタ１６の計数値を記憶回路１８に
記憶させ、テンポ表示器１９で表示するようにし
たのでは、表示数値が安定せず、テンポ速度を正
確に認知することができない。

しかし、上記の装置によれば、カウンタ１６に
おいては基準時間信号Ｓの発生毎にテンポクロツ
ク信号の計数動作が繰り返されるものであるが、
基準時間信号Ｓの発生した時のカウンタ１６の計
数値が、記憶回路１８に記憶され、テンポ表示器
１９で表示されている数値と所定値α以上に変化
のない限り、比較回路２０から出力信号が発生せ
ず、記憶回路１８に論理回路２１から書き替え指
令が与えられない。すなわち、テンポ発振器１１
からの発振クロツク周波数が意図的に変化され
ず、リズム演奏者のテンポが一定であるかぎり、
カウンタ１６のリセツト時直前の計数値に変化が
生じても、テンポ表示器１９における表示数値は
変化せず、安定表示されるものである。

これに対して、可変素子１２によつてテンポ発
振器１１の発振周波数、すなわち自動リズム演奏
音のテンポに変化を加えた場合には、基準時間信
号Ｓの発生時において、カウンタ１６のリセツト
直前の計数値が、それまで記憶回路１８に記憶さ
れている数値と大きく変化し、その差値がαを越
える。したがつて、この時には比較回路２０から
出力信号が得られ、基準時間信号Ｓに対応して論
理回路２１から記憶回路１８に書き替え指令が与
えられ、その新しいテンポ速度に対応した数値が
記憶され、テンポ表示器１９で表示されるように
なる。

上記実施例ではカウンタ１６において基準時間
信号Ｓによつて区切られる間、リセツト状態から
計数したが、この計数手段は種々考えられるもの
であり、例えば特定される数値から減算的カウン
トをし、比較回路２０の作用も同時に行なわせる
ようにすることも可能である。

第２図はその実施例を示したもので、テンポク
ロツク信号TCはプリセツタブルカウンタ２２に
対して計数歩進信号として供給するもので、この
カウンタ２２に対して基準時間信号発生回路１７
からの基準時間信号Ｓをプリセツト入力指令とし
て供給する。そして、このプリセツタブルカウン
タ２２の計数値情報は、加算回路２３を介してラ
ツチ記憶回路２４に供給し、この記憶回路２４の
記憶数値情報「Ｉ」をテンポ表示器１９でデイジ
タル表示させる。ラツチ記憶回路２４の記憶数値
情報「Ｉ」は、さらに上記加算回路２３に加算情
報として供給すると共に反転回路２５に供給し、
反転回路２５からの出力情報「−Ｉ」はプリセツ
タブルカウンタ２２にプリセツト入力情報として
供給する。また、このカウンタ２２からの出力情
報「Ｃ」は、さらに設定値「Ｔ」との比較回路２
６に供給し、「Ｃ」の絶対値が「Ｔ」より大きい
状態で出力信号「yes」を発生し、基準時間信号
Ｓと共にアンド回路２７に供給する。そして、こ
のアンド回路２７からラツチ記憶回路２４にラツ
チ指令を与えるようにする。

すなわち、ラツチ記憶回路２４に記憶された数
値情報「Ｉ」が、テンポ速度として表示器１９で
表示されているものであるが、この数値情報
「Ｉ」は反転回路２５で反転されてプリセツタブ
ルカウンタ２２に供給されている。そして、この
反転回路２５からの情報「−Ｉ」は、基準時間信
号Ｓの発生に伴ないプリセツタブルカウンタ２２
にプリセツト設定され、テンポクロツク信号TC
によつて「−Ｉ」から「０」に向けて計数歩進さ
れるようになる。したがつて、基準時間信号Ｓで
区切られる時間範囲で発生するテンポクロツク信
号TCの数が、ラツチ記憶回路２４の記憶数値
「Ｉ」すなわちテンポ表示数値と一致すれば、基
準時間信号Ｓの発生する時のプリセツタブルカウ
ンタ２２の計数値は「０」となり、上記クロツク
信号数と「Ｉ」との間に差があれば、信号Ｓ発生
時のプリセツタブルカウンタ２２の計数値「Ｃ」
としてその差が現われるようになる。

すなわち、プリセツタブルカウンタ２２の計数
値情報「Ｃ」は、常に設定値「Ｔ」と比較回路２
６で比較されているものであり、基準時間信号Ｓ
でゲート制御されるアンド回路２７を介して信号
Ｓで区切られる時間範囲のテンポクロツク信号数
とテンポ表示値との差の状態を判別する比較回路
２６の出力を取り出す。したがつて、テンポ調節
されテンポクロツク信号TCの周波数に変動のあ
つた時には、基準時間信号Ｓの発生時のプリセツ
タブルカウンタ２２の計数値「Ｃ」が設定値
「Ｔ」より大きくなるものであり、その変動分で
あるカウンタ２２の計数値と、それまでの表示値
「Ｉ」とを加算回路２３で加算することによつ
て、その時のテンポクロツク信号TCによるテン
ポ速度情報が得られるようになる。そして、この
加算回路２３からの新しい数値情報は、上記カウ
ンタ２２の信号Ｓの発生時における計数値が
「Ｔ」より大きくなる条件を成立させて、比較回
路２６からアンド回路２７を介して得られるラツ
チ指令によつてラツチ記憶回路２４にラツチ記憶
され、テンポ表示器１９で表示される様になる。

また、テンポクロツク信号TCの周波数に変動
の無い場合には、基準時間信号Ｓの発生時におけ
るカウンタ２２の計数値は、記憶表示されている
数値情報「Ｉ」と例えば「１」の範囲以内の差を
表現するものであり、その時の比較回路２６の出
力は発生しない状態とされる。したがつて、アン
ド回路２７からラツチ指令が発生されることな
く、ラツチ記憶回路２４に記憶されている数値に
よる表示制御がそのまま継続され、テンポ表示器
１９の表示状態は安定した状態に保持される。

第３図はさらに他の実施例を示したもので、テ
ンポ発振器１１からの出力クロツク信号TC′は、
デイレードフリツプフロツプ等の遅延回路２８で
クロツクφ分遅延し、同じく遅延回路、インバー
タ、アンド回路等の同期化回路２９を介してクロ
ツクφに対応するパルス幅τのテンポクロツク信
号TCを出力する。すなわち、第４図に示すよう
にクロツクφが発生し、これに対して発振器１１
からのクロツクTC′が立ち上ると、これよりクロ
ツクφの１サイクル分遅れてテンポクロツク信号
TCが発生するものである。

テンポクロツク信号TCは、適宜分周回路３０
を介して自動リズム発生器に供給すると共に、ア
ンド回路３１にゲート信号として供給する。この
アンド回路３１には、第１のホールド回路３２の
ホールド信号Q1の供給されるインバータ３３の
出力信号も供給するもので、このアンド回路３１
からの出力信号「TC・1」はテンポカウンタ３
４に計数歩進信号として供給する。このカウンタ
３４は、１ビツトのカウンタおよび４ビツトある
いは３ビツトの３個の10進カウンタの直列組み合
わせで構成され、12ビツトのバイナリ計数値情報
を出力するようにされるもので、特にその入力先
頭部の１ビツトのカウンタは、「0.5」を計数する
ようにされるものである。

また、ホールド回路３２は、後述する信号Ｆの
供給されるインバータ３２ａでゲート制御される
アンド回路３２ｂ、このアンド回路３２ｂの出力
の供給されるオア回路３２ｃ、このオア回路３２
ｃの出力の供給されるクロツクφで駆動するデイ
レードフリツプフロツプからなる遅延回路３２ｄ
からなり、この遅延回路３２ｄの出力をアンド回
路３２ｂに帰還するように構成し、基準時間信号
発生回路１７からの基準時間信号Ｓを上記オア回
路３２ｃに入力する。すなわち、信号Ｆの存在し
ない状態で基準時間信号Ｓが発生すると、このホ
ールド回路３２の出力信号Q1は「１」に設定保
持され、この「Q1＝１」の状態は信号Ｆが発生
するまで継続される。

この第１のホールド回路３２からの出力信号
Q1の「１」の状態は、信号Ｆの存在でアンド回
路３５ａを介して第２のホールド回路３５に移行
される。このホールド回路は、テンポクロツク信
号TCの供給されるインバータ３５ｂでゲート制
御されるアンド回路３５ｃ、このアンド回路３５
ｃ出力と上記アンド回路３５ａ出力の供給される
オア回路３５ｄおよびこのオア回路３５ｄの出力
の供給されるクロツクφ分の遅延回路３５ｅから
なり、この遅延回路３５ｅの出力信号Q2がアン
ド回路３５ｃに帰還されるように構成され、クロ
ツクTCが存在せず、前記信号Q1の存在する状態
で、信号Ｆが立ち止つた時からτ時間遅れてQ2
が「１」とされ、これはクロツクTCが発生し、
それからτ時間経過するまで保持される。

また、基準時間信号発生回路１７は、クロツク
発振器３６からのクロツクパルスφを計数するタ
イムカウンタ１７ａと、このカウンタ１７ａが特
定計数値となつた時にこれを検知するデコーダ１
７ｂとからなり、タイムカウンタ１７ａが初期状
態からクロツクパルスφを特定数計数する所定時
間経過時に、基準時間信号Ｓを出力するものであ
る。そして、タイムカウンタ１７ａは、第２のホ
ールド回路３５の出力Q2が「１」となり且つテ
ンポクロツク信号TCの発生した時のアンド条件
を成立させるアンド回路３５ｆの出力信号
「Q2・TC」でリセツトされ、初期設定されるも
のである。

基準時間信号発生回路１７からの出力信号Ｓ
は、さらにシフトレジスタ３７に入力信号として
供給される。このシフトレジスタ３７は、クロツ
クパルスφで駆動される４ビツトレジスタとして
構成され、信号Ｓが「１」に立ち上つた後、クロ
ツクφの１つ目乃至４つ目に、それぞれ出力Ａ，
Ｂ，Ｃ，およびＦを発生し、この信号Ｆは前述し
たように第１のホールド回路３２部に供給すると
共に、テンポカウンタ３４にリセツト指令として
与え、またアンド回路３８にも供給する。シフト
レジスタ３７の出力Ａ，Ｂ，Ｃはそれぞれ「１」
の状態をオア回路３９で検知し、このオア回路３
９の出力信号Ｋはアンド回路４０を介してクロツ
クパルスφで駆動される３ビツトのシフトレジス
タ４１に入力信号として供給する。そして、この
シフトレジスタ４１の３つの桁のそれぞれの出力
はオア回路４２に供給し、シフトレジスタ４１の
全ての桁の出力の「０」の時のオア回路４２から
の出力信号「１」は、上記アンド回路３８にゲー
ト信号とに供給する。

前記テンポカウンタ３４からのバイナリ状計数
値情報は、カウンタ３４と同様に構成される加算
回路４３および12ビツトのラツチ記憶回路４４に
供給する。そして、記憶回路４４に対しては、上
記アンド回路３８からの出力信号をラツチ指令Ｌ
として供給する。また、加算回路４３の１ビツト
の先端部には、シフトレジスタ３７の出力Ｂを加
算情報として供給するもので、加算回路４３の１
ビツトの最下位ビツトに「１」を加え、信号Ｂに
よつて「0.5」の加算が行なわれるようにする。

ラツチ記憶回路４４に記憶された情報は、加算
回路４５に供給すると共に、その最下位の
「0.5」を計数する１ビツトを除く11ビツトは、テ
ンポ表示器１９に供給し、コンマ以下を削除して
た記憶回路４４の記憶数値をデイジタル表示させ
るようにする。加算回路４５に対しては、シフト
レジスタ３７からの出力Ｃを加算情報としてその
最下位ビツトに供給し、信号Ｃによつて「0.5」
の加算を行なうものであり、この加算回路４５か
らの出力数値情報は、前記加算回路４３の出力数
値情報と共に比較回路４６に供給し、この比較回
路４６では両数値情報の一致状態でイコール信号
EQを発生し、この信号EQはアンド回路４０にゲ
ート信号として供給してなる。

すなわち、上記のように構成される装置にあつ
ては、計測機能に対して、表示器上ではあらわれ
ない「0.5」の位の判別機能を設け、この「0.5」
の計測値の変動を吸収し、表示器上ではあらわれ
ないようにして、表示の不要なちらつきを阻止し
ている。具体的には、ラツチ記憶回路４４におけ
る表示されているラツチ数値情報と、テンポカウ
ンタ３４における今回の計数値情報とを比較し
て、その差が「0.5」以下ならばラツチ記憶数値
情報を変更せず、表示器における表示数値をちら
つきなく安定表示させるものである。

以下第５図を参照しながら上記装置の動作を説
明すると、テンポクロツク信号TCが図のように
発生している場合、第２のホールド回路３５の出
力信号Q2が存在する状態でクロツク信号TCの立
ち上りにより基準時間信号発生回路１７のタイム
カウンタ１７ａがリセツトされ、初期設定され
る。そして、このカウンタ１７ａがクロツクパル
スφを設定数計数する時間経過時に、基準時間信
号Ｓが発生する。この信号Ｓの発生する状態では
信号Ｆが存在しないため、第１のホールド回路３
２で信号「１」をホールドするようになり、信号
Q1は第５図のように立ち上る。同時に信号Ｓは
シフトレジスタ３７に入力信号「１」を与えるも
のであるため、クロツクφ毎に第５図に示すよう
に信号Ａ，Ｂ，Ｃが発生し、この信号Ａ，Ｂ，Ｃ
に対応してオア回路３９から信号Ｋが発生するも
のであり、つづいて信号Ｆが発生しアンド回路３
２ｂのゲートを閉じて時間τの経過後第１のホー
ルド回路３２の信号Q1を立ち下がらせる。同時
に、この信号Ｆでアンド回路３５ａにゲート信号
が与えられ、第１のホールド回路３２の「Q1＝
１」が第２のホールド回路３５に移行され、その
出力信号Q2は「１」に立ち上る。

すなわち、基準時間信号発生回路１７は、テン
ポクロツク信号TCに同期して初期設定され、そ
れより所定時間後に基準時間信号Ｓを発生する。
また、テンポカウンタ３４は基準時間信号Ｓが発
生して後、シフトレジスタ３７の出力Ｆが得られ
るまでの間、第１のホールド回路３２の出力Ｑが
「１」となるため、アンド回路３１のゲートが閉
じられテンポクロツク信号TCを計数することが
無く、信号Ｆが発生した時にリセツトされて初期
状態となり、信号Q1が立ち下がつた後出力
「１」を発生するインバータ３３によつてゲート
の開かれるアンド回路３１を介して、テンポクロ
ツク信号TCを計数するようになる。

このような状態でテンポカウンタ３４の計数が
進行し、次に基準時間信号Ｓが発生すると、上記
したように第１のホールド回路３２の信号Q1が
「１」となつて、テンポカウンタ３４の計数が停
止すると共に、シフトレジスタ３７からクロツク
φの後に信号Ａが発生する。この場合、テンポカ
ウンタ３４は、基準時間信号Ｓで区切られる時間
範囲に発生したテンポクロツク信号TCの数を計
数保持する状態となつている。そして、このテン
ポカウンタ３４の計数値情報は加算回路４３と共
にラツチ記憶回路４４に与えられているものであ
るが、ラツチ記憶回路４４にあつては、例えば初
期状態ではその記憶数値は「０」となつている。

したがつて、上記信号Ａの発生する時には、加
算回路４３は上記テンポカウンタ３４の計数値を
出力し、加算回路４５は記憶数値「０」を出力す
るものであり、比較回路４６からイコール信号
EQは発生しない。このため、信号Ａの発生に伴
ないオア回路３９から信号Ｋが発生されるが、ア
ンド回路４０からシフトレジスタ４１に「１」の
信号は与えられない。

また、シフトレジスタ３７の出力信号Ｂおよび
Ｃに対応して、加算回路４３および４５に「＋
0.5」の加算がそれぞれ行なわれるが、ラツチ記
憶回路４４の記憶数値「０」の状態では比較回路
４６からイコール信号EQは得られず、したがつ
てシフトレジスタ４１に対して「１」の情報入力
は行なわせない。したがつて、シフトレジスタ３
７から信号Ｆが出力される時には、シフトレジス
タ４１の各桁出力は「０」であり、オア回路４２
の出力信号Ｒが「１」となり、アンド回路３８か
ら信号Ｆに対応して出力信号Ｌが発生し、ラツチ
記憶回路４４にラツチ指令を与え、上記テンポカ
ウンタ３４の計数値情報をラツチ記憶し、テンポ
表示器１９で表示するようになる。

そして、この信号Ｆの発生した後につづくテン
ポクロツク信号TCによつて、前記したように基
準時間信号発生回路１７が初期設定され、所定時
間後に次の基準時間信号Ｓが発生し、テンポカウ
ンタ３４にその間のテンポクロツク数が計数され
る状態となり、シフトレジスタ３７からの信号Ａ
に対応して、その計数値と先に記憶されたラツチ
記憶回路４４の記憶数値との対比が比較回路４６
で行なわれる。そして、もしテンポカウンタ３４
の計数値がラツチ記憶情報と一致していれば、比
較回路４６からイコール信号EQが得られ、信号
Ａに対応する信号Ｋでゲートの開かれるアンド回
路４０から、シフトレジスタ４１の先頭桁に
「１」が書き込まれる。そして、さらにシフトレ
ジスタ３７の信号ＢおよびＣの発生に伴ない、加
算回路４３，４５にそれぞれ「0.5」を加算し、
比較されるものであるが、上記のような一致状態
では比較回路４６からイコール信号は得られな
い。このようにして、シフトレジスタ３７から信
号Ｆが発生するものであるが、先に信号Ａの発生
した時にシフトレジスタ４１に「１」が書き込ま
れたものであるため、オア回路４２の出力信号は
「０」となり、アンド回路３８から出力信号が得
られず、ラツチ記憶回路４４は特に書き替え作業
が行なわれず、テンポ表示器１９の表示がそのま
ま継続される。

すなわち、テンポカウンタ３４の計数値とラツ
チ記憶回路４４の記憶数値とが一致した場合、信
号Ａに関連してイコール信号EQ、オア回路４２
からの信号Ｒが第５図にイで示すようになり、ラ
ツチ指令Ｌは発生しない。

また、上記場合において、シフトレジスタ３７
の信号Ａの発生する時に比較回路４６からイコー
ル信号EQが存在せず、シフトレジスタ３７から
の２ビツト目の信号Ｂの発生により加算回路４６
に「0.5」を加算する状態で比較回路４６からイ
コール信号EQが発生される場合がある。すなわ
ち、ラツチ記憶回路４４の記憶数値よりその時の
カウンタ３４の計数値が「0.5」小さい場合、具
体的にはテンポクロツク信号TCで１個分少ない
計数値の場合には、信号Ｂに対応してイコール信
号EQが得られ、第５図ロに示す状態となる。ま
た逆に、カウンタ３４の計数値が「0.5」多い場
合には、シフトレジスタ３７の信号Ｃに対応して
加算回路４５に「0.5」を加算する時、比較回路
４６からイコール信号EQが発生し、第５図ハに
示す状態となる。

したがつて、このロおよびハに示す場合には、
シフトレジスタ３７から信号Ｆが発生する時にオ
ア回路４２からの信号Ｒは「０」に立ち下がつて
おり、アンド回路３８からラツチ指令は発生され
ない。

すなわち、基準時間信号Ｓで区切り計数される
テンポカウンタ３４の計数値が、その時の表示数
値であるラツチ記憶回路４４の記憶数値と、
「0.5」以内の差である場合には、ラツチ記憶回路
４４に対して書き替え指令は与えられず、表示は
安定して保持されるものである。

そして、シフトレジスタ３７の出力Ａ，Ｂ，Ｃ
に対して、いずれの場合にも比較回路４６からイ
コール信号EQの得られない状態、すなわちテン
ポクロツク信号TCの周波数が変更され、テンポ
調節された時には、第５図にニに示すようにイコ
ール信号EQは発生せず、オア回路４２の出力Ｒ
が「１」に保持され、アンド回路３８にゲート信
号を与え、信号Ｆに対応して、ラツチ記憶回路４
４に、その新しいテンポに対応するテンポカウン
タ３４の計数値を、ラツチ記憶させるものであ
る。

第６図は上記のような装置のテンポ表示器１９
の表示駆動手段の例を示したもので、このテンポ
表示器１９は、「１」の位、「10」の位、および
「100」の位の３桁の数値表示器１９ａ〜１９ｃで
構成され、この各表示器１９ａ〜１９ｃは、それ
ぞれ７個のセグメントを「日」の字型に配置した
数値表示機構で構成し、その７個のセグメントを
選択表示させることによつて、「０」〜「９」の
各数値が表示表現されるようになつている。すな
わち、この各数値表示器１９ａ〜１９ｃに対して
は、それぞれ７個のセグメント電極に信号を与え
る７本のセグメント信号ラインと、各表示器１９
ａ〜１９ｃにおいてそれぞれ７個のセグメント電
極に共通に対向する共通電極に対する各１本の表
示駆動信号ラインが存在し、選択されたセグメン
トと共通電極との間に電位差を与えることによつ
て、所定の数値文字が表示表現されるようになる
ものである。この場合、信号の与えられたセグメ
ント電極と、駆動信号の与えられた共通電極との
間の電位差により、セグメント電極の形状に合わ
せて発光し、表示するものであり、また上記両電
極間に液晶を介在させることにより、液晶の結晶
の整列状態を制御し、光を不透過にして文字図形
表示がされるものである。

このようなテンポ表示器１９における表示数値
は、前述したようにラツチ記憶回路４４に記憶さ
れており、この記憶回路４４からは、「１」，
「10」，「100」の各位の数値情報を、各４ビツトの
情報として読み出され、それぞれデコーダ４７
ａ，４７ｂ，４７ｃに導かれる。このデコーダ４
７ａ〜４７ｃは、それぞれ記憶回路４４から供給
された各位の１桁の数値情報から、７セグメント
による数値表示のための７ビツトの信号を形成
し、その各デコーダ４７ａ〜４７ｃからの出力信
号は、７本の共通した伝送回路を介してドライバ
４８に供給する。

この場合、各デコーダ４７ａ〜４７ｃに対して
は、デコーダ４９からの第７図に示すような順次
位相の異なる駆動信号〜を供給し、デコーダ
４７ａ〜４７ｃからの数値表示信号が順次駆動信
号〜に対応して切り替えられてドライバ４８
に供給されるようになる。

ここで、デコーダ４９に対しては、例えば基準
時間信号発生回路１７からのカウンタ１７ａのバ
イナリ計数値情報の下位２ビツトを供給し、この
２ビツトによる数値情報に対応して、第７図のよ
うに順次位相の異なる信号〜を発生するよう
にしてなる。

そして、ドライバ４８に供給されたデコーダ４
７ａ〜４７ｃ部からの情報は、テンポ表示器１９
の各数値表示器１９ａ〜１９ｃの対応セグメント
に並列的に供給され、表示器１９ａ〜１９ｃの各
共通電極には、デコーダ４９からの信号〜
を、それぞれバツフア５０ａ〜５０ｃを介して分
配供給する。

すなわち、デコーダ４９から信号が発生する
タイミングで、デコーダ４７ａが駆動され、ラツ
チ記憶回路４４の記憶数値の「１」位の数値に対
応する表示信号がドライバ４８に供給され、その
数値が上記信号の供給される数値表示器１９ａ
で表示されるようになり、以下信号およびの
発生タイミングに対応して、数値表示器１９ｂ，
１９ｃで、ラツチ記憶回路４４の記憶数値の
「10」位、「100」位の数値を表示表現するように
なる。

第８図は第３図に示した実施例を改変したさら
に他の実施例を示すもので、第３図のアンド回路
３１からの信号に相当するテンポクロツク信号
TC・_１では、同様にテンポカウンタ３４を計
数歩進するもので、このカウンタ３４の計数値情
報はラツチ記憶回路４４に供給し、その記憶数値
情報をテンポ表示器１９で表示するようにしてな
る。また、上記ラツチ記憶回路４４の記憶数値情
報は、ダウンカウンタ５１に対してロード指令に
よつて書き込まれるもので、このカウンタ５１は
上記テンポクロツク信号TC・₁によつて、ダウ
ンカウント制御される。

このダウンカウンタ５１は、上記テンポカウン
タ３４と同様に、１ビツトの「0.5」を計数する
カウンタと、10進の３個のカウンタによつて構成
され、特に最上位の10進カウンタを３ビツトに構
成し、最大計数値が「799.5」となるように構成
されている。そして、このダウンカウンタ５１の
「799.5」の計数状態をアンド回路５２で検知する
と共に、最小位の１ビツトの「0.5」計数部を除
く他の桁が全て「０」である状態をノア回路５３
で検知する。そして、このアンド回路５２からの
出力信号M1、およびノア回路５３からの出力信
号M2はノア回路５４に供給し、このノア回路５
４の出力信号Ｍをアンド回路５５にゲート信号と
して供給する。

また、基準時間信号Ｓは、この信号Ｓより充分
小さな周期のクロツクφで駆動されるデイレード
フリツプフロツプからなる遅延回路５６ａ，５６
ｂ，５６ｃに順次直列的に供給し、信号Ｓの立ち
上りより順次時間φ遅れて遅延回路５６ａ〜５６
ｃから出力信号が得られるようにする。そして、
遅延回路５６ａからの出力信号はアンド回路５５
に供給し、このアンド回路５５からの出力信号は
ラツチ記憶回路４４にラツチ指令として供給す
る。また、遅延回路５６ｂからの出力信号は、ダ
ウンカウンタ５１にロード指令として供給し、遅
延回路５６ｃからの出力信号は、信号Ｆとして取
り出し、テンポカウンタ３４のリセツト指令等と
して用いるようにする。

すなわち、上記の装置においては、第３図の実
施例と同様に、テンポカウンタ３４は基準時間信
号が発生するまでの「Q1＝０」の状態でテンポ
クロツク信号TC・₁で計数され、信号Ｓの発生
と共に計数停止され、それより３φ経過後の信号
Ｆでリセツトされ、基準時間信号Ｓで区切られる
時間範囲のテンポクロツク信号TCを計数するよ
うになる。このテンポカウンタ３４の基準時間信
号Ｓを発生した時の計数値情報は、この信号Ｓの
立ち上りよりφ遅れたタイミングでアンド回路５
５から与えられるラツチ指令で記憶回路４４に書
き込まれるものであり、それよりさらにφ遅れた
タイミングでその書き込まれた数値情報が、ロー
ド指令によつてダウンカウンタ５１に設定され
る。

すなわち、基準時間信号Ｓの発生に伴ない、テ
ンポカウンタ３４は計数値「０」の初期状態に設
定され、ダウンカウンタ５１はテンポ表示器１９
で表示されるラツチ記憶回路４４の記憶計数値に
設定されるもので、以後テンポクロツク信号TC
によつてテンポカウンタ３４はアツプカウントさ
れ、ダウンカウンタ５１はダウンカウントされ
る。

そして、次の基準時間信号Ｓが発生すると、信
号Q₁の立ち上りと共に、カウンタ３４，５１は
停止されるもので、その時のテンポカウンタ３４
の計数値が、それまでラツチ記憶回路４４に記憶
されていた数値情報と等しい場合には、ダウンカ
ウンタ５１の計数値は「０」となつており、ノア
回路５３の出力M₂は「１」となつている。この
ため、ノア回路５４の出力Ｍは「０」となり、ア
ンド回路５５からラツチ記憶回路４４に対してラ
ツチ指令は与えられないものであり、特にラツチ
記憶回路４４の書き替えは行なわれない。

また、テンポクロツク信号TCの周期が等しい
場合でも、基準時間信号Ｓの発生位相関係から、
カウンタ３４，５１における計数状態でクロツク
TCの１個の範囲で変わることがある。すなわ
ち、カウンタ計数値の状態で「0.5」の増あるい
は減が存在する。

例えば、基準時間信号Ｓが発生した時に、ダウ
ンカウンタ５１の計数値が「0.5」あるいは
「799.5」の時がある。しかし、その計数値が
「0.5」の時には、上記計数値「０」の時と同様に
ノア回路５３からの出力M₂が「１」となり、ま
た計数値「799.5」の時にはアンド回路５２の出
力M₁が「１」となつて、共にノア回路５４の出
力Ｍが「０」となり、アンド回路５５のゲートを
閉じ、ラツチ記憶回路４４にラツチ指令は与えら
れない。

しかしながら、テンポ調節され、テンポクロツ
ク信号TCの発生周期が変化されると、基準時間
信号Ｓが発生され、その立ち上りよりφ遅れて遅
延回路５６ａからアンド回路５５に信号の与えら
れるタイミングにおけるダウンカウンタ５１の計
数値は、上記のように「０」，「0.5」，「799.5」の
状態にはなく、それ以外の数値となつて、アンド
回路５２、ノア回路５３の出力M₁，M₂は共に
「０」となり、ノア回路５４の出力Ｍが「１」と
なる。したがつて、ラツチ記憶回路４４にラツチ
指令が与えられ、その新しい状態のテンポに相当
するテンポカウンタ３４の計数値をラツチ記憶回
路４４にラツチ記憶し、テンポ表示器１９でテン
ポ速度として表示するようになる。

以上のようにこの発明によれば、リズムテンポ
を形成するテンポクロツク信号を特定する基準時
間範囲で計数し、テンポ速度としてデイジタル表
示する場合において、テンポクロツク信号と基準
時間信号の位相関係から、同じテンポ速度であり
ながら上記計数値が変動する場合でも、テンポ速
度が一定と認定すべき状態を判別し、表示数値を
変動させないようになるものであり、デイジタル
的なリズムテンポの表示が非常に効果的に実行で
きるようになるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るテンポ表示
装置を説明する図、第２図および第３図はそれぞ
れこの発明の他の実施例を示す構成図、第４図は
第３図の実施例におけるクロツク信号の状態を示
す図、第５図は同じく作動状態を説明する信号波
形図、第６図は表示制御手段の例を示す構成図、
第７図はその制御信号を示す図、第８図はこの発
明のさらに他の実施例を示す構成図である。１１…テンポ発振器、１３…自動リズム発振
部、１６…カウンタ、１７…基準時間信号発生回
路、１８，２４，４４…記憶回路、１９…テンポ
表示器、２０，２６，４６…比較回路、２１…論
理回路、３２，３５…ホールド回路、３７，４１
…シフトレジスタ、４３，４５…加算回路、５１
…ダウンカウンタ。

Claims

【特許請求の範囲】

１リズム音形成に使用されるクロツク信号に関
連するテンポクロツク信号を特定する時間幅で計
数するカウンタと、このカウンタの計数値情報を
記憶する記憶回路と、この記憶回路の記憶情報で
表示制御されるテンポ表示器と、上記カウンタか
らの計数値情報と記憶回路にすでに記憶されてい
る計数値情報とを比較する手段とを具備し、その
比較差値が設定される数値以上の状態で、記憶回
路をカウンタからの新しい計数値情報に書き替え
るようにしたことを特徴とする自動リズム装置の
テンポ表示装置。