JPS6149255A - 端末装置の初期プログラムロ−デング方式 - Google Patents

端末装置の初期プログラムロ−デング方式

Info

Publication number
JPS6149255A
JPS6149255A JP17057684A JP17057684A JPS6149255A JP S6149255 A JPS6149255 A JP S6149255A JP 17057684 A JP17057684 A JP 17057684A JP 17057684 A JP17057684 A JP 17057684A JP S6149255 A JPS6149255 A JP S6149255A
Authority
JP
Japan
Prior art keywords
identification information
program
main memory
loaded
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17057684A
Other languages
English (en)
Inventor
Hiromi Yoshitomi
吉冨 洋巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17057684A priority Critical patent/JPS6149255A/ja
Publication of JPS6149255A publication Critical patent/JPS6149255A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は端末処理装置の初期プログラムローデング(
Z n i ti a l P r Og r am 
LOa d i n g 以下工PLと略記する)方式
に関するものである。
〔従来技術〕
一般的な端末装置は第5図に示すように、システムプロ
グラム(6)がローデングされる主メそり(1)と、何
れかにシステムプログラムが格納された、たとえばフロ
ッピー・ディスク・メモリ(floppydisk m
emory)でなる外部メモリ(2)〜(4)と、IP
Lするためにこれらの外部メモリの何れかを選択するX
PL選択スイッチ(5)と、端末装置全体全制御する中
央処理装置(CPU)を含む処理装置(γ)と、電源投
入またはシステムリセットのためのスイッチ(8)とを
備えている。なお、主メモリ(1)にローデングされた
システムプログラム(6)はオペレーテング・システム
(O8\ ドライバ類および各種ユーティリティを含む
ものである。
この第5図において、操作者がIPL選択スイッチ(5
)Kより予めIPLする外部メモリ(2)〜(4)の何
れかを選択し、次いで、端末装置の電源投入あるいはこ
れと同等の操作を行うことにより、選択された外部メモ
リの特定領域に格納されているシステムプログラム(6
)が主メモリ(1)にローデングさ扛、処理装置(7)
によってこのプログラムが実行される。
この場合、工PL可能なものは外部メモリ(2)〜(4
)の何れか一つに限られるのが一般的であり、操作者が
IPL可能な外部メモリヲ予め知っていなければIPL
できないことになる。
一方、処理装置(γ)は主メモリ(1)にローデングさ
れたプログラムを無条件で実行するため、操作者が誤っ
てシステムプログラムの格納されていない外部メモリヲ
選択した場合には、システムプログラム以外のプログラ
ムが主メモリ(1)にローデングされてそのまま実行さ
れ、予期しない障害の発生原因になることがあった。
〔発明の概要]宅 本発明は上記のような従来方式の欠点を除去する目的で
なされたもので、操作者が外部メモリを選択することに
代えて、複数種類の外部メモリを所定の順序に従ってア
クセスし、これらの外部メモリの何れかに格納さnてい
るシステムプログラムを捜し出して主メモリにローデン
グレ、これによって、IPLすべき外部メモlJ’を操
作者が知らない場合でも確実なIPL’jz行ない得る
と共に、予期しない障害の発生を抑え得る端末装置の工
PL方式を提案するものである。
〔発明の実施例〕
第1図は本発明を実施する装置の構成例で、第5図と同
一の符号を付したものはそれぞれ同一の要素を示してい
る。そして、第5図中のIPL選択スイッチ(5) ′
ft除去して処理装置(ア)が外部メモリ(2)〜(4
)を直接アクセスし得るようにすると共に、システムプ
ログラムをこれ以外のデータ若しくにプログラムと識別
するべくシステムプログラムに対応した識別情報(0)
を主メモリ(1)に書き込んでいる0 また、外部メモリ(2)〜(4)としてフロッピー・デ
ィスク・メモリヲ用いたとき、従来は特定領域としての
たとえば○トラックにプログラム若しくはデータを格納
するだけであったが、ここではプログラム若しくはデー
タに対応する識別情報をそれぞれ特定領域の先頭に格納
している。
第2図はシステムプログラムが外部メモリ(2)に格納
されたものとしてその様子を示したもので、特定領域と
しての0トラツクにシステムプログラム(11)が格納
され、その先頭に識別情報((2)が格納されている。
また、第3図は識別情報(9)が予め書き込まれた主メ
モリ(1)の様子を示すもので、この識別情報(9)と
上記外部メモリ(2)に格納された識別情報(2)とが
等しく、他の外部メモリ(S)、(4)に格納される識
別情報はこの識別情報(9)と異っている。
このように構成された装置の動作を、処理装置(7)の
具体的処理手順を示す第4図のフローチャートをも参照
して以下に説明する。
先ず、外部メモリ(2)〜(4)はIPLのためにアク
セスされる順番が予め定められており、端末装置の電源
投入(ステップ20)あるいはリセットスイッチ押下(
ステップ21)を行うと、処理装置(ア)が外部メモリ
(2)の特定領域に格納されているデータを主メモリ(
1)にローデングレ(ステップ22)、続いて、特定領
域に書き込まれている識別情報(旧と予め主メモリ(1
)に書き込まれた識別情報(9)とが一致しているか否
かを比較判定する(ステップ28)。
上記比較判定の結果、両識別情報が一致しないときには
予め定めされた順序で外部メモリ(8)および(4)に
ついて同様の手順を踏んでシステムプログラムを捜しく
ステップ24〜ステツプ27)、倒れの外部メモリにも
システムプログラムが格納されていない場合には、エラ
ー処理に実行して終了する(ステップ29)。
なお、この場合のエラー処理とはたとえば、陰極線管(
CRT)画面にIPL不可の表示を行ってオペレータに
促すことをいう。
かくして、複数種類の外部メモリが処理装置に接続され
、これらの外部メモリの何れかにシステムプログラムが
格納されているとき、このシステムプログラムが操作者
の選択なしに自動的に捜し出されて主メモリにローデン
グさnlそして実行される。
なお、上記実施例では3種類の外部メモリしか接続され
ない端末装置について説明したが、IPL可能な外部メ
モリはこれ以上接続しても、あるいは、外部メモリ以外
の装置が接続されても、上述したと同様な処理を行い得
ることは言うまでもない0 〔発明の効果〕 以上の説明によって明らかな如く、本発明は外部メモリ
の特定領域にプログラム若しくはデータに対応する識別
情報を書き込むと共に、主メモリにシステムプログラム
に対応する識別情報全書き込み、所定の順序で外部メモ
l/ ’?アクセスして特定領域の内容を主メモリにロ
ーデングし、且つ、予め書き込まれた識別情報と新たに
ローデングした識別情報とが一致したときにローデング
したプログラムを実行すクヘで、工PLすべき外部メモ
リを操作者が知らない場合でも確実な工PLi行ない得
、これによって、他のプログラム若しくはデータを誤っ
て主メモリにローデングした場合に起こる予期しない障
害全防ぎ得るという効果が得られている。
【図面の簡単な説明】
第1図は本発明を実施する装置の構成例をブロック的に
示した図、第2図および第3図はこの装置を構成する要
素の内容を説明するための説明図、第4図はこの装置の
動作を説明するためのフローチャート、第5図は従来の
方式を採る装置の構成例をブロック的に示した図でちる
。 (1)・・主メモリ   (2)〜(4)・・外部メモ
リ(5)・・IPL選択スイッチ (6)、(11)・・システムプログラム(7)・−処
理装置   (8)・・スイッチ(9)、((至)・・
識別情報 なお、各図中同一符号は同一または和尚部分を示すもの
とする。

Claims (1)

    【特許請求の範囲】
  1. システムプログラムが格納されたものを含む複数種類の
    外部メモリと、この外部メモリの内容がローデングされ
    る主メモリと、この主メモリへのローデング、および、
    ローデングされたプログラムを実行する処理装置とを備
    える端末装置において、プログラム若しくはデータが書
    き込まれる前記外部メモリの特定領域に、このプログラ
    ム若しくはデータに対応する識別情報を書き込むと共に
    、前記主メモリにシステムプログラムに対応する識別情
    報を書き込み、前記処理装置が所定の順序で前記外部メ
    モリをアクセスして特定領域の内容を前記主メモリにロ
    ーデングし、且つ、予め書き込まれた識別情報と新たに
    ローデングした識別情報とが一致するまでその処理を繰
    返し、両識別情報が一致したときローデングしたプログ
    ラムを実行することを特徴とする端末装置の初期プログ
    ラムローデング方式。
JP17057684A 1984-08-16 1984-08-16 端末装置の初期プログラムロ−デング方式 Pending JPS6149255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17057684A JPS6149255A (ja) 1984-08-16 1984-08-16 端末装置の初期プログラムロ−デング方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17057684A JPS6149255A (ja) 1984-08-16 1984-08-16 端末装置の初期プログラムロ−デング方式

Publications (1)

Publication Number Publication Date
JPS6149255A true JPS6149255A (ja) 1986-03-11

Family

ID=15907394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17057684A Pending JPS6149255A (ja) 1984-08-16 1984-08-16 端末装置の初期プログラムロ−デング方式

Country Status (1)

Country Link
JP (1) JPS6149255A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127043U (ja) * 1988-02-19 1989-08-30

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127043U (ja) * 1988-02-19 1989-08-30

Similar Documents

Publication Publication Date Title
US6546517B1 (en) Semiconductor memory
JPS6149255A (ja) 端末装置の初期プログラムロ−デング方式
JPS6238746B2 (ja)
JP3019346B2 (ja) データ処理装置
JP3130798B2 (ja) バス転送装置
JPH0644254B2 (ja) データ処理システムの接続確認方式
JPS6013494B2 (ja) 自己診断方式
JPH08235029A (ja) システム障害情報保存方法
JPH0648453B2 (ja) 周辺装置初期化制御方式
JPH0256663A (ja) ロツクデータ設定装置
JPH0279271A (ja) 磁気ディスク装置の障害処理方式
JP2547329B2 (ja) ロツクデータ設定装置
JP2635777B2 (ja) プログラマブル・コントローラ
JPH03268300A (ja) データ処理装置
JPS5822765B2 (ja) 電子計算機システムにおけるプログラムロ−ド方式
JPS61134850A (ja) 従属プロセツサのデバツグ方法
JPS5856292A (ja) メモリ初期設定方式
JPH04225442A (ja) コンピュータファイルシステムの整合性検査方式
JPS59226955A (ja) プログラム・デバツク装置
JPS59186048A (ja) マイクロプログラム制御方式
JPS59208659A (ja) プログラム・デバツグ装置
JPS62151950A (ja) 動作履歴記憶方式
JPH01232446A (ja) コンピュータのプログラム開発支援装置
JPS5875229A (ja) デ−タ処理装置のプ−トロ−ド方式
JPH0287227A (ja) データ処理装置