JPS6154647A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6154647A JPS6154647A JP59176677A JP17667784A JPS6154647A JP S6154647 A JPS6154647 A JP S6154647A JP 59176677 A JP59176677 A JP 59176677A JP 17667784 A JP17667784 A JP 17667784A JP S6154647 A JPS6154647 A JP S6154647A
- Authority
- JP
- Japan
- Prior art keywords
- under
- impurities
- film
- ppb
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置に係り、特に高い信頼性を必要とす
る高集積回路装置に好適な半導体装置に関する。
る高集積回路装置に好適な半導体装置に関する。
近年における半導体装置、特にＭＯ８（金属−酸化膜一
半導体）型集積回路装置の微細化、高集積化は著るしい
。これに伴い、従来広く用いられてきた多結晶シリコン
からなるゲート電極・配線はその抵抗が高い（約１ｍΩ
・印）ため、抵抗による信号遅延が回路性能を著るしく
低下させるようになってきた。このため、多結晶シリコ
ンより抵抗の低いＷやＭｏ等の高融点金属、あるいはそ
れらの金属とＳｊの化合物であるシリサイドからなるゲ
ート電極・配線が注目されている。これらの高融点金属
ゲート電極を用いたＭＯＳトランジスタは、すでに１９
６８年にＢｒｏｗｎ （Ｄ、Ｍ。
半導体）型集積回路装置の微細化、高集積化は著るしい
。これに伴い、従来広く用いられてきた多結晶シリコン
からなるゲート電極・配線はその抵抗が高い（約１ｍΩ
・印）ため、抵抗による信号遅延が回路性能を著るしく
低下させるようになってきた。このため、多結晶シリコ
ンより抵抗の低いＷやＭｏ等の高融点金属、あるいはそ
れらの金属とＳｊの化合物であるシリサイドからなるゲ
ート電極・配線が注目されている。これらの高融点金属
ゲート電極を用いたＭＯＳトランジスタは、すでに１９
６８年にＢｒｏｗｎ （Ｄ、Ｍ。
Ｂｒｏｗｎ、 Ｗ、Ｅ、Ｅｎｇｅｌｅｒ、 Ｍ、Ｇａｒ
ｆｊｎｋｅｌ ａｎｄＰ、Ｖ、Ｇｒａｙ、“Ｓ ｅ］
ｆ −ｒｅｇｉｓｔｅｒｅｄ ｍｏｌｙｂｄｅｎｕｍ
−ｇａｔ、ｅ ＭＯＳ Ｆ Ｅ Ｔ”、 Ｊ 、Ｅｌｅ
ｃｔ、ｒｏｃｈｅｍ、 Ｓｏｃ、。
ｆｊｎｋｅｌ ａｎｄＰ、Ｖ、Ｇｒａｙ、“Ｓ ｅ］
ｆ −ｒｅｇｉｓｔｅｒｅｄ ｍｏｌｙｂｄｅｎｕｍ
−ｇａｔ、ｅ ＭＯＳ Ｆ Ｅ Ｔ”、 Ｊ 、Ｅｌｅ
ｃｔ、ｒｏｃｈｅｍ、 Ｓｏｃ、。
Ｖｏｌ、、１１５８７４．１９６８）等により発表され
ている。
ている。
このように高融点金属ゲート電極の検討時期は多結晶Ｓ
ｉゲート電極ＭＯＳトランジスタ開発時期とほぼ同じで
ある。
ｉゲート電極ＭＯＳトランジスタ開発時期とほぼ同じで
ある。
しかしながら、従来のほとんどのＭＯ８型集積回路製品
のゲート電極・配線には多結晶Ｓｉが用いられ、高融点
金属は用いられていなかった。その１つの理由は特開昭
５９−６１６６６に述べられているように高融点金属中
にＵ、Ｔｈが多量に含まれていてこれからのα線により
、ソフトエラが起るためである。一方、多結晶Ｓｉゲー
ト電極を用いた場合、上記障害は少ないため、信頼性の
高い集積回路を得ることができる。
のゲート電極・配線には多結晶Ｓｉが用いられ、高融点
金属は用いられていなかった。その１つの理由は特開昭
５９−６１６６６に述べられているように高融点金属中
にＵ、Ｔｈが多量に含まれていてこれからのα線により
、ソフトエラが起るためである。一方、多結晶Ｓｉゲー
ト電極を用いた場合、上記障害は少ないため、信頼性の
高い集積回路を得ることができる。
本発明の目的は上記従来の問題を解決し、信頼性の高い
半導体装置を提供するごとにある。
半導体装置を提供するごとにある。
本発明者の検討によれば、ＭＯ３型集積回路装置の信頼
性はゲート酸化膜中に存在するイオン性不純物により強
く左右されることがわかった。イオン性不純物となるの
はＮａ、にやＬｉ等のアルカリ 土類金属であり、これらの中でもとくにχａは低温でも
ゲート酸化膜であるＳｉＯ□での可動性が大きく、しき
い値電圧等ＭＯ５基本特性を著るしく変動させる。した
がって、ＭＯ８型集積回路はこれら可動性イオン不純物
の混入を極力避けるため注意深く製造される必要がある
。ＷＨＭｏ、 Ｔａ。
性はゲート酸化膜中に存在するイオン性不純物により強
く左右されることがわかった。イオン性不純物となるの
はＮａ、にやＬｉ等のアルカリ 土類金属であり、これらの中でもとくにχａは低温でも
ゲート酸化膜であるＳｉＯ□での可動性が大きく、しき
い値電圧等ＭＯ５基本特性を著るしく変動させる。した
がって、ＭＯ８型集積回路はこれら可動性イオン不純物
の混入を極力避けるため注意深く製造される必要がある
。ＷＨＭｏ、 Ｔａ。
Ｔｉ、ＲｅやＲｈ等、ＩＶａ、 Ｖａ、 ＶＩａ、■ａ
および■族の金属は融点が高く、不純物を捕獲し易いた
め、高純度の蒸着源あるいはスパッタターゲットを得る
のが難しい。このような金属中に含有されるアルカリ性
金属不純物、たとえばＮａは従来市販されているスパッ
タ・ターゲットでは約１００００ＰＰｂ以上含有されて
いた。
および■族の金属は融点が高く、不純物を捕獲し易いた
め、高純度の蒸着源あるいはスパッタターゲットを得る
のが難しい。このような金属中に含有されるアルカリ性
金属不純物、たとえばＮａは従来市販されているスパッ
タ・ターゲットでは約１００００ＰＰｂ以上含有されて
いた。
このような不純物を有するＷスパッタターゲットを用い
て形成されたＷ膜中には約５００ｐｐｂから１０００ｐ
ｐｂのＮａを含有していた。この場合、他のアルカリ性
不純物であるに、Ｌｉは各々、約１００００ｐｐｂ以上
含有していた。このようなＷ膜をゲート電極とした場合
、膜形成後の高温熱処理工程で上記アルカリ性不純物が
Ｗ膜からＳｉＯ２中に拡散し、ＳｉＯ□中で可動イオン
となり、ＭＯ８型素子特性を変動させることがわかった
。したがって、信頼性の高い集積回路を得るためには上
記金属中のアルカリ性不純物を極力低減ツタ・ターゲッ
トは、たとえば、スパッタ・ターゲットの源となる金属
粉の高純度化と金属粉加圧整形により得られたインゴッ
トの真空中での熔解によって形成できる。上記の技術を
用いて得られたスパッタ・ターゲットは、例えばＷの場
合。
て形成されたＷ膜中には約５００ｐｐｂから１０００ｐ
ｐｂのＮａを含有していた。この場合、他のアルカリ性
不純物であるに、Ｌｉは各々、約１００００ｐｐｂ以上
含有していた。このようなＷ膜をゲート電極とした場合
、膜形成後の高温熱処理工程で上記アルカリ性不純物が
Ｗ膜からＳｉＯ２中に拡散し、ＳｉＯ□中で可動イオン
となり、ＭＯ８型素子特性を変動させることがわかった
。したがって、信頼性の高い集積回路を得るためには上
記金属中のアルカリ性不純物を極力低減ツタ・ターゲッ
トは、たとえば、スパッタ・ターゲットの源となる金属
粉の高純度化と金属粉加圧整形により得られたインゴッ
トの真空中での熔解によって形成できる。上記の技術を
用いて得られたスパッタ・ターゲットは、例えばＷの場
合。
Ｎａ： １０〜３０ｐｐｂ、 Ｋ ： ５０〜ｌ ５０
ｐｐｂ。
ｐｐｂ。
Ｌｉ：５０〜７０ｐｐｂとなり、従来のＷスパッタ・タ
ーゲットよりも著るしく低下した。このようにして得ら
れたターゲットを用いて堆積されたＷ膜中にはＮａが１
０ｐｐｂ以下、Ｋが３０〜７０ＰＰｂ。
ーゲットよりも著るしく低下した。このようにして得ら
れたターゲットを用いて堆積されたＷ膜中にはＮａが１
０ｐｐｂ以下、Ｋが３０〜７０ＰＰｂ。
Ｌｊが３０〜５０ｐｐｂとさらに減少しているのが認め
られた。上記Ｗ膜の高純度化の効果を確認するため、Ｗ
ゲートＭＯＳキャパシターを作製し、ＭＯ８素子の信頼
性評価に通常用いられるＢＴテスト（Ｂｉａｓ−Ｔｅｍ
ｐｅｒａｔｕｒｅ Ｔｅ５ｔ）を行なった。
られた。上記Ｗ膜の高純度化の効果を確認するため、Ｗ
ゲートＭＯＳキャパシターを作製し、ＭＯ８素子の信頼
性評価に通常用いられるＢＴテスト（Ｂｉａｓ−Ｔｅｍ
ｐｅｒａｔｕｒｅ Ｔｅ５ｔ）を行なった。
第１図および第２図にＢＴテスト前後のＭＯ８素子の容
量−電圧（Ｃ−Ｖ）特性を示した。第１図は上記の高純
度化されたＷ膜を用いた場合でありＢＴテスト前の特性
ａはテスト後の特性すとよく一致した。第２図は従来の
１０００ｐｐ’ｂ程度Ｎａを含有したＷ膜をゲート電極
とした場合の結果であ＝４ ”’ ｘ す、ＢＴテスト前の特性ａ′とテスト後の特性扉′は著
るしく異なった。なおり’Ｔテスト条件は印加電圧が３
ＭＶ／Ｃｍ、テスト時間３０分、雰囲気は窒素中２００
℃である。高純度化によりＭＯ８特性が安定化されるこ
とが確認された。
量−電圧（Ｃ−Ｖ）特性を示した。第１図は上記の高純
度化されたＷ膜を用いた場合でありＢＴテスト前の特性
ａはテスト後の特性すとよく一致した。第２図は従来の
１０００ｐｐ’ｂ程度Ｎａを含有したＷ膜をゲート電極
とした場合の結果であ＝４ ”’ ｘ す、ＢＴテスト前の特性ａ′とテスト後の特性扉′は著
るしく異なった。なおり’Ｔテスト条件は印加電圧が３
ＭＶ／Ｃｍ、テスト時間３０分、雰囲気は窒素中２００
℃である。高純度化によりＭＯ８特性が安定化されるこ
とが確認された。
なお、第１図に示した特性は従来広く用いられてきた多
結晶Ｓｉゲートと同等であり、本発明によって多結晶シ
リコンをゲートに用いた場合と同等の特性を得られるこ
とが確認された。
結晶Ｓｉゲートと同等であり、本発明によって多結晶シ
リコンをゲートに用いた場合と同等の特性を得られるこ
とが確認された。
ターゲットの純度とＭＯ８特性の安定性との関係を通常
のＢＴテスト＋ Ｔ Ｖ Ｓ （Ｔｒｊａｎｇｕｌａｒ
Ｖｏｌｔａｇｅ ５ｔ１ｅｅｐ）法、 Ｔ Ｓ Ｉ Ｃ
（ｔ、ｈｅｒｍａｌｌｙｓｔｉｍｕｌａｔｅｄ ｊｏｎ
ｉｃ ｃｕｒｒｅｎｔ）法を用いて調べた。
のＢＴテスト＋ Ｔ Ｖ Ｓ （Ｔｒｊａｎｇｕｌａｒ
Ｖｏｌｔａｇｅ ５ｔ１ｅｅｐ）法、 Ｔ Ｓ Ｉ Ｃ
（ｔ、ｈｅｒｍａｌｌｙｓｔｉｍｕｌａｔｅｄ ｊｏｎ
ｉｃ ｃｕｒｒｅｎｔ）法を用いて調べた。
なお、ＭＯ８特性の安定性の基準として、従来の多結晶
Ｓｊゲートと同等の安定性が得られることとした。実験
には前記の高純度ターゲット製造法により得られたＷあ
るいはＭｏターゲットに所望の濃度の’Ｎａ、にそして
Ｌｉを含有させたものを使用した。その結果、膜中のＮ
ａが約１００ＰＰｂ以下になると、Ｗゲート、Ｍｏゲー
トともに多結晶Ｓｉゲートと同等の安定性が得られるこ
とが確認された。また、Ｋ、Ｌｉは、ともにＳｉＯ２中
の可動性が低い（Ｋは３００℃程度、Ｌｊは５００〜６
００℃程度で動き易くなる）ため、ＴＳＩＣ法で評価し
た。その結果、Ｋは約４００ｐｐｂ以下、Ｌｉは約５０
０ｐｐｂ以下ならば、多結晶Ｓｉゲートと同等のＴＳＴ
Ｃ特性が得られることを確認した。
Ｓｊゲートと同等の安定性が得られることとした。実験
には前記の高純度ターゲット製造法により得られたＷあ
るいはＭｏターゲットに所望の濃度の’Ｎａ、にそして
Ｌｉを含有させたものを使用した。その結果、膜中のＮ
ａが約１００ＰＰｂ以下になると、Ｗゲート、Ｍｏゲー
トともに多結晶Ｓｉゲートと同等の安定性が得られるこ
とが確認された。また、Ｋ、Ｌｉは、ともにＳｉＯ２中
の可動性が低い（Ｋは３００℃程度、Ｌｊは５００〜６
００℃程度で動き易くなる）ため、ＴＳＩＣ法で評価し
た。その結果、Ｋは約４００ｐｐｂ以下、Ｌｉは約５０
０ｐｐｂ以下ならば、多結晶Ｓｉゲートと同等のＴＳＴ
Ｃ特性が得られることを確認した。
Ｎａ、におよびＬｊの含有量が上記値より多くなると、
得られる特性はＳ］アゲート場合よりも低下した。
得られる特性はＳ］アゲート場合よりも低下した。
実施例Ｉ。
市販されている通常のＷ粉（９９，９８％純度）欽ｌＩ
を加圧整形し、棒状にした後、真空中で高パワーの電子
ビームを照射することにより、Ｗ棒を約汐０００℃に加
熱し熔解した。熔解液受は上に熔解したＷを集め凝固し
Ｗインゴットを得た。
を加圧整形し、棒状にした後、真空中で高パワーの電子
ビームを照射することにより、Ｗ棒を約汐０００℃に加
熱し熔解した。熔解液受は上に熔解したＷを集め凝固し
Ｗインゴットを得た。
次に所望のターゲット形状にインゴットを加工し、機械
加工工程で表面近傍に導入された不純物を化学エツチン
グ法により除去することにより高純度Ｗターゲットを得
た。このようにして得られたターゲットをスパッタ装置
に装着後、Ｓｉウェハを試料ホルダに装填しない状態で
Ａｒガス中でスパッタし、ターゲット表面を約５０μｍ
除去した。
加工工程で表面近傍に導入された不純物を化学エツチン
グ法により除去することにより高純度Ｗターゲットを得
た。このようにして得られたターゲットをスパッタ装置
に装着後、Ｓｉウェハを試料ホルダに装填しない状態で
Ａｒガス中でスパッタし、ターゲット表面を約５０μｍ
除去した。
次に２０ｎｍの５ｊＯ２膜を形成したＳｉウェハを試料
ホルダに装着し、スパッタによりＳｉＯ２膜上に厚さ３
００ｎｍのＷ膜を形成した。このようにして得られたＷ
膜をゲート電極形状に加工した。
ホルダに装着し、スパッタによりＳｉＯ２膜上に厚さ３
００ｎｍのＷ膜を形成した。このようにして得られたＷ
膜をゲート電極形状に加工した。
次に窒素中で１０００°Ｃ２０分の熱処理を行ないＭＯ
８容量素子を作製した。このＭＯ３素子をＢＴテスト、
ＴＶＳおよびＴＳＩＣ法で評価した結果、多結晶Ｓｉア
ゲ−〜と同等の特性が得られた。
８容量素子を作製した。このＭＯ３素子をＢＴテスト、
ＴＶＳおよびＴＳＩＣ法で評価した結果、多結晶Ｓｉア
ゲ−〜と同等の特性が得られた。
本実施例におけるＷターゲラ１〜の製法はＷ粉のに、Ｌ
ｉはそれぞれ、６０ＰＰＩ）ｙ ４００ｐｐｂ。
ｉはそれぞれ、６０ＰＰＩ）ｙ ４００ｐｐｂ。
３２０ｐｐｂであった。また得られたＷ膜中のＮａ。
Ｋ、Ｌｉは各々３０ｐｐｂ＋ １５０ｐｐｂおよび２
００ＰＰｂであった。
００ＰＰｂであった。
実施例２゜
実施例１と同じターゲット製造法によりＭｏターゲット
を作製した。得られたＭｏ膜中の不純物はＮａ、に、Ｌ
ｉが各々８０ＰＰＩ）ｓ ２００ＰＰＩ）ｓ １５ｏ
ＰＰｂであり、このＭｏ膜を用いて形成されたＭＯゲー
トＭＯ８素子は多結晶ＳｉゲートＭＯ８素子と同等の安
定性を示した。
を作製した。得られたＭｏ膜中の不純物はＮａ、に、Ｌ
ｉが各々８０ＰＰＩ）ｓ ２００ＰＰＩ）ｓ １５ｏ
ＰＰｂであり、このＭｏ膜を用いて形成されたＭＯゲー
トＭＯ８素子は多結晶ＳｉゲートＭＯ８素子と同等の安
定性を示した。
実施例３゜
本実施例では実施例１と異なりＷ粉の高純度化を行ない
、真空熔解は行なわずにＷターゲットを水素ガス中で熱
処理して還元した。得られたＷ粉＊２１２ことによりＮ
ａ、に、Ｌｉの含有量がそれに、Ｌｉが各々３００，４
００ｐｐｂであったが、この膜を用いて形成したＭＯ８
素子は、多結晶ＳｉゲートＭＯ８素子と遜色のないＢＴ
テスト結果を得た。なお、この方法で得られるＷターゲ
ットは従来の市販ターゲットとほぼ同程度の価格で形成
することができる。
、真空熔解は行なわずにＷターゲットを水素ガス中で熱
処理して還元した。得られたＷ粉＊２１２ことによりＮ
ａ、に、Ｌｉの含有量がそれに、Ｌｉが各々３００，４
００ｐｐｂであったが、この膜を用いて形成したＭＯ８
素子は、多結晶ＳｉゲートＭＯ８素子と遜色のないＢＴ
テスト結果を得た。なお、この方法で得られるＷターゲ
ットは従来の市販ターゲットとほぼ同程度の価格で形成
することができる。
上記説明から明らかなように、本発明によれば、電極・
配線中のアルカリ性不純物からなる可動イオンによる影
響を防止し、従来の多結晶ＳｉゲートＭｏＳ素子と同等
の信頼性を有した金属ゲート高集積回路を得ることがで
きる。
配線中のアルカリ性不純物からなる可動イオンによる影
響を防止し、従来の多結晶ＳｉゲートＭｏＳ素子と同等
の信頼性を有した金属ゲート高集積回路を得ることがで
きる。
したがって、高融点金属膜を電極・配線に用いた、高集
積密度を有する半導体装置の信頼性向上に極めて有用で
ある。
積密度を有する半導体装置の信頼性向上に極めて有用で
ある。
第１図および第２図は、それぞれ本発明におよび従来の
半導体装置の、ＢＴテスト後におけるＣ−Ｖ特性の変化
を示す曲線図である。 符号の説明
半導体装置の、ＢＴテスト後におけるＣ−Ｖ特性の変化
を示す曲線図である。 符号の説明
Claims (1)
- 【特許請求の範囲】 １、高融点金属膜からなる電極・配線をそなえ、上記金
属膜のＮａ、ＫおよびＬｉの含有量はそれぞれ１００ｐ
ｐｂ以下、４００ｐｐｂ以下および５００ｐｐｂ以下で
あることを特徴とする半導体装置。 ２、上記高融点金属膜はＷ膜もしくはＭｏ膜である特許
請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176677A JPS6154647A (ja) | 1984-08-27 | 1984-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176677A JPS6154647A (ja) | 1984-08-27 | 1984-08-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154647A true JPS6154647A (ja) | 1986-03-18 |
Family
ID=16017788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59176677A Pending JPS6154647A (ja) | 1984-08-27 | 1984-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154647A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007110A (ja) * | 1999-06-22 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 |
| US7816191B2 (en) | 1999-06-29 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US7906429B2 (en) | 1999-06-22 | 2011-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| JPWO2012124463A1 (ja) * | 2011-03-17 | 2014-07-17 | 三洋電機株式会社 | 太陽電池及び太陽電池モジュール |
-
1984
- 1984-08-27 JP JP59176677A patent/JPS6154647A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007110A (ja) * | 1999-06-22 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 |
| US7906429B2 (en) | 1999-06-22 | 2011-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US8357611B2 (en) | 1999-06-22 | 2013-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US9660159B2 (en) | 1999-06-22 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US7816191B2 (en) | 1999-06-29 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| JPWO2012124463A1 (ja) * | 2011-03-17 | 2014-07-17 | 三洋電機株式会社 | 太陽電池及び太陽電池モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Makino | Composition and structure control by source gas ratio in LPCVD SiN x | |
| US4748131A (en) | Method for increasing radiation hardness of MOS gate oxides | |
| EP0137166A2 (en) | High-purity molybdenum target and high-purity molybdenum silicide target for LSI electrodes and process for producing the same | |
| EP0915177A1 (en) | Highly purified metal and sputtering target using the same | |
| Balk et al. | High temperature annealing behavior of electron traps in thermal SiO2 | |
| JP3031474B2 (ja) | 高純度タンタル材，タンタルターゲット，薄膜および半導体装置の製造方法 | |
| JP2921799B2 (ja) | 半導体素子形成用高純度スパッタターゲットの製造方法 | |
| JPH02281621A (ja) | 半導体素子とその形成方法、金属堆積装置、金属源製造方法 | |
| JP3609682B2 (ja) | 半導体素子の製造方法 | |
| JP2831987B2 (ja) | Ｂｐｓｇ膜内不純物濃度の計測に用いるｂｐｓｇ基準試料の製造方法及びその基準試料 | |
| JP2002208596A (ja) | シリコン単結晶ウエハ | |
| JP3021900B2 (ja) | 半導体素子用高純度導電性膜，それを用いた半導体素子および半導体素子用高純度導電性膜の形成方法 | |
| JPH05286795A (ja) | シリコン半導体基板 | |
| JPS60734A (ja) | 半導体装置とその製造方法 | |
| JPH0416952B2 (ja) | ||
| JP3103527B2 (ja) | 半導体素子形成用配線膜および半導体パッケージ | |
| JPH06204465A (ja) | ゲート酸化膜の形成方法 | |
| JPH0478021B2 (ja) | ||
| Diesburg et al. | Refractory metals in submicron IC architecture | |
| JP4496371B2 (ja) | 半導体素子の製造方法 | |
| JPH11317379A (ja) | 半導体素子用高純度導電性膜，それを用いた半導体素子および半導体素子用高純度導電性膜の形成方法 | |
| KR960002067B1 (ko) | 반도체장치 및 그의 제조방법 | |
| Andrási et al. | The effect of potassium contamination of tungsten on filament‐metallized devices | |
| JPS60182170A (ja) | 半導体装置の製造方法 | |
| JPS59132163A (ja) | 半導体装置 |