JPS6154651A - 低損失の多レベルのシリコン回路板 - Google Patents

低損失の多レベルのシリコン回路板

Info

Publication number
JPS6154651A
JPS6154651A JP60164262A JP16426285A JPS6154651A JP S6154651 A JPS6154651 A JP S6154651A JP 60164262 A JP60164262 A JP 60164262A JP 16426285 A JP16426285 A JP 16426285A JP S6154651 A JPS6154651 A JP S6154651A
Authority
JP
Japan
Prior art keywords
level
circuit board
patterned
silicon
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60164262A
Other languages
English (en)
Other versions
JPH0513380B2 (ja
Inventor
リチヤード・オスカー・カールソン
ホーマー・ホプソン・グラスコツク，セカンド
ジエームス・アンソニー・ローラン
ハロルド・フランク・ウエブスター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS6154651A publication Critical patent/JPS6154651A/ja
Publication of JPH0513380B2 publication Critical patent/JPH0513380B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景と要約 本発明はシリコン基板を使用し、多レベルのパターン形
成された導体を含む低電気損失の回路板に関するもので
ある。
回路板の基板として単結晶シリコンを用い、その上に回
路導体を形成し、かつ複数のシリコン半導体チップを取
り付けて、回路導体によって相互接続することが提案さ
れている。その理由は、単結晶シリコン基板の熱膨張特
性がその上に収り付番プたシリコン・チップに適合し、
熱伝導度が高いのでチップから熱を除くのに好都合だか
らである。
このような単結晶シリコン回路板の主な欠点は、容易に
入手でき価格が妥当な単結晶シリコンの抵抗率が通常的
１０−２オーム・口乃至１０３オーム・■の範囲に制限
されることである。その結果、回路板の回路導体で伝送
される信号の誘電損失と伝導損失が高くなり、望ましく
ない信号の減衰が生じる。誘電損失と伝導損失は周波数
が約１メガヘルツ以上の信号に対して特に大きくなる。
したがって、本発明の１つの目的は誘電損失と伝導損失
が最小限になるシリコン回路板を提供することである。
本発明のもう１つの目的は多レベルのパターン形成され
た導体を含むシリコン回路板を提供することである。
本発明のもう１つの目的は内側レベルのパターン形成さ
れた導体が外側レベルのパターン形成された導体に対す
るアース平面を構成するシリコン回路板を提供すること
である。
これらの目的を達成するため、本発明によるシリコン回
路板の好ましい形式では、単結晶シリコンの内側基板層
の上側表面および下側表面にそれぞれ上側絶縁層および
下側絶縁層が配置され、これらの上側絶縁層および下側
絶縁層には第１の内側レベルの上側のパターン形成され
た導体および下側のパターン形成された導体がそれぞれ
設置される。これらのパターン形成された導体は好まし
くは第２の外側レベルのパターン形成された導体に対す
るアース平面を構成する。第１のレベルの上側および下
側のパターン形成された導体には高抵抗率の多結晶シリ
コンの上側および下側の層がそれぞれ設置され、これら
の層に第２レベルの上側および下側のパターン形成され
た導体がそれぞれ設置される。第１のレベルの上側のパ
ターン形成された導体と第２のレベルの上側のパターン
形成された導体との間を電気的に接続するため、上側導
電性貫通体が設けられ、′この貫通体は上側の多結晶シ
リコン層を貫通して伸びる。第１のレベルの下側のパタ
ーン形成された導体と第２のレベルの下側のパターン形
成された導体との間を電気的に接続するため、下側導電
性貫通体が設けられ、この貫通体は下側の多結晶シリコ
ン層を貫通して伸びる。
第２のレベルの上側および下側のパターン形成された導
体に更に上側および下側の高抵抗率の多結晶シリコン層
をそれぞれ形成した後、これらの多結晶シリコン層に第
３のレベルの上側および下側のパターン形成された導体
を設置することにより、本発明のシリコン回路板に第３
のレベルのパターン形成された導体を組み込むことがで
きる。
付加的な多結晶シリコン層と付加的なパターン形成され
た導体を前記の順序で繰り返し配置することによって、
印刷回路板により多くのレベルのパターン形成された導
体を組み込むことができる。
本発明の新規性があると思われる特徴は特許請求の範囲
に記述しである。しかし、本発明の構成と動作方法、並
びに上記以外の目的と利点は図面を参照した以下の説明
により明らかとなろう。
好ましい実施例の説明 第１図は本発明の一実施例による低誘電損失の多レベル
のシリコン印刷回路板１０を示しており、その上には略
図で示した半導体チップ１２が設置されている。回路板
１０は単結晶シリコンの内側基板層１４を含む。この内
側基板層１４は熱膨張特性がシリコン半導体チップと良
く適合しており、また熱伝導度が高いので半導体チップ
１２から熱を除く役目を果す。基板層１４は高抵抗率の
シリコンで構成１′ることが好ましく、その典型的な抵
抗率は約１０２乃至１０３オーム・１の範囲にある。回
路板１０の実効抵抗率を更に大きくするため、基板層１
４の上側表面と下側表面に非常に高抵抗率の材料の絶縁
層１６ａおよび１６ｂがそれぞれ形成される。基板層１
４の熱的に成長させた酸化物、特に水蒸気の存在下で形
成されたときの酸化物が層１６ａおよび１６ｂのための
好ましい材料である。このような酸化物層１６ａおよび
１６ｂの代表的な厚さは約１．０ミクロンである。
しかし、他の高抵抗率の絶縁材料を用いて層１６ａおよ
び１６ｂを実現することもできる。たとえば窒化アルミ
ニウム、化学的に蒸着された二酸化シリコン、半絶縁性
で多結晶質の酸素ドープしたシリコン（ＳＩＰＯ８）等
を用いることができる。
絶縁層１６ａおよび１６ｂには第１の内側レベルのパタ
ーン形成された導体１８ａおよび１８ｂがそれぞれ設置
される。パターン形成された導体１８ａおよび１８ｂの
設置には標準の半導体メタライズ技術が使用される。こ
れらの導体はアルミニウムまたは銅で構成することが好
ましいが、タングステン、モリブデン、白金、パラジウ
ム、金等の他の金属、高導電性の金属ケイ化物等の他の
導電性材料を使うこともできる。
第１の内側レベルのパターン形成された導体１８ａおよ
び１８ｂと第２の外側レベルのパターン形成された導体
２０ａおよび２０ｂとの間の誘電体分離は多結晶シリコ
ン１Ｉ２２ａおよび２２ｂをそれぞれパターン形成され
た導体１８ａおよび１８ｂ上、ならびに絶縁層１６ａお
よび１６ｂの選択された部分上に形成することによって
達成される。絶縁層１６ａおよび１６ｂの選択された部
分はパターン形成された導体１８ａまたは１８ｂによっ
て覆われていない部分（たとえば絶縁層１６ａの部分２
４）である。
多結晶シリコン層２２ａおよび２２ｂには導電型決定ド
ーパントがないようにすることが好ましい。これにより
回路板１０はドーピングされていない多結晶シリコンの
高抵抗率（約１０６オーム・ｃｙｎ）を有する利点が得
られる。層２２ａおよび２２ｂとして多結晶シリコンを
使うと、このような材料の熱膨張特性がシリコン・チッ
プ１２と適合し、また熱伝導度も高いので、更に有利で
ある。
多結晶シリコン層２２ａおよび２２ｂ上には、外側レベ
ルのパターン形成された導体２０ａおよび２０ｂがそれ
ぞれ配置される。外側レベルのパターン形成された導体
２０ａおよび２０ｂは内側レベルのパターン形成された
導体１８ａおよび１８ｂと同じ組成であることが好まし
い。外側レベルのパターン導体２０ａおよび２０ｂは、
必ずしも必要ではないが通常、第２のレベルの上側絶縁
層２５ａおよび下側絶縁層２５ｂによって多結晶シリコ
ン層２２ａおよび２２ｂからそれぞれ隔てられる。絶縁
層２５ａおよび２５ｂは隣接する多結晶層の熱的に成長
させた酸化物で構成することが好ましい。
その−ににボンディング・パッド１２ａを有するシリコ
ン・チップ１２がたとえば熱伝導性エポキシによって回
路板１０の絶縁層２５ａ上に取り付けられ、通常のワイ
ヤ接続部１２ｂ等により上側のパターン形成された導体
２０ａに相互接続される。
図示のようにパターン形成された導体２０ａはパターン
形成された導体２０ｂに対し直交する方向に配置するの
が便利である。貫通体２６のような導電性貫通体が回路
板１０を貫通して伸びて、パターン形成された導体２０
ａと２０ｂの選択された部分を相互接続する。たとえば
上側絶縁層１６ａの部分２４の近傍において貫通体２６
とパターン形成された導体１８ａおよび１８ｂとの間の
分離を紐持することによって、−形式では導電性貫通体
２６を内側レベルのパターン形成された導体１８ａおよ
び１８ｂから誘電体分離する。
導電性貫通体２８は第１のレベルの上側のパターン形成
された導体１８ａと第２のレベルの上側のパターン形成
された導体２０ａの選択された部分とを相互接続する。
貫通体２８を明瞭に示すため、普通は隣接している多結
晶層２２ａ　（および絶縁層３６）が図では切り取られ
て示されている。
同様に、導電性貫通体３０および３２は下側のパターン
形成された導体２０ｂの選択された部分を下側のパター
ン形成されＩＣ導体１８ｂに相互接続する。
回路板１０の最も好ましい形式では、内側のパターン形
成された導体１８ａおよび１８ｂはそれぞれ外側のパタ
ーン形成された導体２０ａおＪ：び２０ｂに対するアー
ス平面を構成する。これは外側の導体２０ａおよび２０
ｂ上の信号の周波数が約１メガヘルツを超えるとぎ特に
望ましい。これににす、外側の導体２０ａおよび２０ｂ
における信号の減衰が最小限になる。外側のパターン形
成された導体２０ａおよび２０ｂに対するアース平面を
構成するため、内側のパターン形成された導体１８ａお
よび１８ｂの面積（たとえば導体１８ａの面積３４）は
当業者に周知の規準に従って、外側のパターン形成され
た導体２０ａおよび２０ｂの細長い部分と比べて比較的
大きくする。
内側のパターン形成された導体１８ａおよび１８ｂが外
側のパターン形成された導体に対するアース平面を構成
する場合、外側の導体の所望の特性インピーダンスを達
成することができる。これは当業者に周知の規準に従っ
て外側の導体２０ａおよび２０ｈの細長い部分の幅と、
多結晶層２２ａおよび２２ｂの厚さを選択することによ
って達成される。
回路板１０を製造するには、まず基板層１４の上に絶縁
層１６ａおよび１６ｂを形成し、次いでこれらの絶縁層
の上に導体１８ａおよび１８ｂのパターンを夫々形成す
る。次に多結晶シリコン層２２ａおＪ：び２２ｂをそれ
ぞれパターン形成された導体１８ａおＪ：び１８ｂの上
に（ならびに絶縁層１６ａおよび１６ｂの露出部分の上
に）形成する。上記の各層の製造方法の詳細はこれらの
層についての上記の説明から明らかであろう。導電性貫
通体２６．２８．３０および３２の製造は以下に説明す
るように行なわれる。
上記のように形成された回路板１０に次に種々の導電性
貫通体を設けるための孔が形成される。
孔をあける好ましい方法はレーザーによる穿孔であり、
これによってたとえば２０乃至１００ミクロンの範囲内
の小さな直径の貫通体用孔が素早く作られる。このよう
に貫通体用孔の直径が小さいと、パターン形成された導
体２０ａおよび２０ｂの細長い部分を高密度にかつ互に
置部を密集させ間隔をあけて設けることができる。適切
なレーザー穿孔方法がティー・アール・アンソニーの論
文［レーザー穿孔と拡散ににって形成されるダイオード
１　（ジャーナル・オブ・アプライド・フィジックス誌
、５３巻、１９８２年１２月、９１５４’−９１６４頁
）に記載されている。この論文のし−デー穿孔法は単結
晶シリコンに貫通孔をあけることを対象としているが、
この穿孔法は多結晶シリコンの穿孔にも同様に適用でき
る。
導電性貫通体２６を形成する際、回路板１０に対するレ
ーザー穿孔を適当に使って多結晶シリコン層２２ａ、（
たとえば二酸化シリコンの）絶縁層１６ａ１単結晶シリ
コン基板層１４、絶縁層１６ｂおよび多結晶シリコン層
２２ｂを含む回路板の多重層に孔をあける。しかし、通
常は内側のパターン形成された導体１８ａおよび１８ｂ
を通して孔をあけることはしない。内側のパターン形成
された導体１８ａおよび１８ｂは導電性貫通体２６から
（たとえば絶縁層１６ａの部分２４で）誘電体弁１１１
１されるようにパターンを形成することが好ましい。し
かし、パターン形成された導体１８ａおＪ：び１８ｂが
導電性貫通体２６から隔たるようにパターン形成されて
いない場合は、レーザー・ビームがパターン形成された
導体に達するまで（たとえば前掲のアンソニーによる論
文に述べられているように）回路板１０のレーザー穿孔
が行なわれる。このとき、パターン形成された導体は、
少なくともアルミニウムまたは銅で構成されている場合
、自動的に穿孔を停止させる。このような金属はレーザ
ー穿孔に抵抗するからである。しかし、レーザー出力を
増加させることによって導体１８ａおよび１８ｂに孔を
あけることができる。
通常、２倍以上のレーザー出力で充分である。
導電性貫通体２８．３０および３２を形成する際は、上
記アンソニーの論文に述べられているように多結晶層２
２ａおよび２２ｂのレーザー穿孔を適切に行い、パター
ン形成された導体１８ａおよび１８ｂを自動穿孔停止部
として使用するのが有利である。
回路板１０をレーザー穿孔して導電性貫通体２６．２８
．３０および３２用の貫通孔を設けた後、このように形
成された回路板１０全体（外側のパターン形成された導
体２０ａおよび２０ｂはまだ含まれない）に等方性エツ
チング剤を適用することにより、種々の孔の中の熱的に
損傷を受けたシリコン材料および貫通孔の上側の入口と
下側の入口の半導体材料の累積物を除去することが好ま
しい。使用できる適当な等方性エツチング剤は硝酸６部
、酢１ｉ１４部、およびフッ化水素酸１部の割合の化学
エツチング液である。５０ミクロンの孔に対してエツチ
ングを行って、各種の孔を約１００ミクロン以上に拡げ
る。このように拡げたとき、貫通孔の中の望ましくない
半導体材料がほぼ除去されて、孔が更に一様に円筒状と
なり、また孔の入口の半導体材料の望ましくない累積物
がほぼ除去される。
レーザー穿孔は回路板１０に貫通孔をあけるための好ま
しい方法であるが、機械的手段または超音波手段による
穿孔等の他の方法を用いることもできる。
適切な貫通孔が形成されれば、次に各種の孔を酸化する
ことによって隣接する導電性貫通体相互の間に最大の誘
電体分離を得ることが好ましい。
酸化は水蒸気酸化（ｓｔｅａｍ　ｏｘｉｄａｔｉｏｎ　
）が好ましい。酸化の結果として、孔の中に約１ミクロ
ンの二酸化シリコン３６を形成することが好ましい。
この酸化工程は通常、回路板１０全体を加圧した水蒸気
にさらすことによって行なわれるので、多結晶シリコン
層２２ａおよび２２ｂ上に同時に上側絶縁層２５ａおよ
び下側絶縁層２５ｂがそれぞれ形成される。次に、孔に
はその一部または全体に導電性の媒体が充填される。こ
れを行なうための各種の方法についてはたとえば、ティ
ー・アール・アンソニーの論文［半導体ウェーハにおけ
る電気的相互接続部の形成」　（ジャーナル・オブ・ア
プライド・フィジックス誌、５２巻、１９８１年８月、
５３４０−５３４９頁）に述べられている。
この論文では特に、シリコン・オン・サファイヤ半導体
ウェーハの中の小孔を介して電気的相互接続部を形成す
るためのいくつかの方法が説明されている。これらの方
法は全般的に現在述べているシリコン回路板１０（第１
図）に適用可能であり、毛細管湿潤、くさび押出し、無
電解メッキ、両側スパッタリング、およびスルーホール
電解メッキを含んでいる。
更に詳しく述べると、アンソニーの論文に説明されてい
る毛Ｉｌｌ管湿潤およびくさび押出し法は、導電性の粒
子を含んだ有機樹脂液を各種の孔（好ましくは酸化され
ている孔）に入れ、この液を硬化させて８孔の長さ全体
にわたって永久的な電気導体を形成する方法である。回
路板１０を完全に貫通する孔（たとえば導電性貫通体２
６用の孔）については、上記の方法の有効性を増大する
ために、流体圧力を使って導電性の液を加圧して孔の中
に押し入れるかまたは真空作用を使って孔の中に導電性
の液を吸入しやすくすることが好ましい。
孔（好ましくは酸化されている孔）の中に導電性貫通体
を形成するための他の２つの方法は他の毛細管湿潤法か
らなる。第１の方法では、金属イオンを含む液状有機金
属コンパウンドが使用され、これは導電性の粒子を充填
することができ、硬化したとき金属質の導電性貫通体を
形成する。適当な有機金属コンパウンドはセラミック産
業やガラス器産業では水金（１ｉｑｕｉｄ　ｂｒｉｔｅ
ｓ　）　トＬ／　Ｔ知られているものであり、この水金
は磁器やガラス器の装飾絵のために使用されているもの
である。第２の毛細管湿潤法では、アルミニウム等の溶
融金属が使用される。金属は流動可能な程度にまで溶融
され、冷部されたとき導電性貫通体を形成する。
毛細管作用による孔の中への導電性液体の移動を助ける
ため流体圧力または真空作用を使うことにより、これら
の毛細管湿潤法の有効性を向上することができる。
導電性貫通体を形成するもう１つの方法では、導電性貫
通体用の孔を形成した後、孔の内側表面に導電型決定ド
ーパントを高濃度でドーピングする。この方法について
は、前掲のアンソニーの論文［レーザー穿孔と拡散によ
って形成されるダイオード」に詳細に述べられている。
第２図は別の回路板１００を示し、これは第３のレベル
のパターン形成された導体を含み、第１図の回路板１０
よりレベルが１つ多い。回路板１００では、回路板１０
の層と大体対応する層は同様の参照符号を付した層１４
’　、１６ａ’　、および１６ｂ’　、１８ａ’および
１８ｂ’　、２２ａ’および２２ｉ１’　、２０ａ　’
および２０ｈ′、ならびに２５ａ′および２５ｂ′であ
る。回路板１００は更に、第２のレベルのパターン形成
された導体２０ａ’および２０ｂ’上にそれぞれ配置さ
れた上側および下側の多結晶シリコン層１０２ａおよび
１０２ｂ、ならびに層１０２ａおよび１０２ｂ上にそれ
ぞれ配置された第３のレベルの上側および下側のパター
ン形成された導体１０４ａおよび１０４ｂを含む。回路
板１００の製造は第１図の回路板について説明したのと
同様に行なわれる。
本発明による回路板では、３つのレベル以上のパターン
形成された導体を設けることができる。
しかし、レベル数の制限因子は種々の多結晶シリコン層
の形成時と水蒸気酸化工程で生じる熱によって回路板が
過度にゆがみまたは反ることである。
第１図の回路板１０よりレベル数の多いパターン形成さ
れた導体を実現する更にもう１つの方法は、２つの回路
板１０を重ね合わせることであり、この場合、隣接した
パターン形成された導体が互いに鏡像パターンとなるよ
うに構成する。隣接したパターン形成された導体はたと
えばハンダ付けまたは熱圧着拡散ボンディングによって
適当に接合される。
以上、誘電損失と伝導損失を最小限にするシリコン印刷
回路板について説明した。この回路板には多レベルのパ
ターン形成された導体が含まれ、そのうちの選択された
レベルの導体を隣接するパターン形成された導体のアー
ス平面とすることができる。
本発明のいくつかの好ましい特徴だけを例示したが、当
業者は多くの変形や変更を行なうことができる。このた
め、特許請求の範囲は本発明の趣旨と範囲に入るこのよ
うなすべての変形と変更を包含するものとして記載しで
ある。
【図面の簡単な説明】
第１図は本発明の一実施例による回路板を、一部は断面
で、一部は破断して示す斜視図である。 第２図は第１図の回路板にもう１つのレベルのパターン
形成された導体を追加した、本発明による別の実施例の
回路板の断面図である。 （主な符号の説明） １０・・・多レベルのシリコン印刷回路板、１４・・・
内側の基板層、 １６ａ、１６ｂ・・・絶縁層、 １８ａ、１８ｂ・・・第１のレベルのパターン形成され
た導体、 ２０ａ　、２０ｂ、２０ａ　’　、２０ｂ　’　−・・
第２のレベルのパターン形成された導体、 ２２ａ、２２ｂ・・・多結晶シリコン層、２６．２８．
３０．３２・・・導電性貫通体、３６・・・二酸化シリ
コン、 １００・・・回路板、 １０２ａ、１０２ｂ・・・多結晶シリコン層、１０４ａ
、１．０４ｂ・・・第３のレベルのパターン形成された
導体。

Claims (8)

    【特許請求の範囲】
  1. （１）イ）単結晶シリコンで構成された内側の基板層、
    ロ）上記基板層の上側表面および下側表面にそれぞれ設
    置された上側および下側の絶縁層、ハ）上記上側および
    下側の絶縁層上にそれぞれ設置された第１のレベルの上
    側および下側のパターン形成された導体、ニ）上記第１
    のレベルの上側および下側のパターン形成された導体上
    にそれぞれ設置された上側および下側の多結晶シリコン
    層、ホ）上記上側および下側の多結晶シリコン層上に設
    置された第２のレベルの上側および下側のパターン形成
    された導体、ならびにヘ）上記上側の多結晶シリコン層
    を貫通して伸びて、上記第１のレベルの上側のパターン
    形成された導体と上記第２のレベルの上側のパターン形
    成された導体とを相互接続する上側の導電性貫通体、お
    よび上記下側の多結晶シリコン層を貫通して伸びて、上
    記第１のレベルの下側のパターン形成された導体と上記
    第２のレベルの下側のパターン形成された導体とを相互
    接続する下側の導電性貫通体、を含むことを特徴とする
    低誘電損失の多レベルのシリコン回路板。
  2. （２）特許請求の範囲第（１）項記載のシリコン回路板
    において、回路板を完全に貫通して、上記第２のレベル
    の上側および下側のパターン形成された導体を相互に接
    続し、かつ上記第１のレベルの上側および下側のパター
    ン形成された導体から誘電分離されている導電性貫通体
    を含んでいるシリコン回路板。
  3. （３）特許請求の範囲第（２）項記載のシリコン回路板
    において、上記第２のレベルの上側および下側のパター
    ン形成された導体を相互接続する導電性貫通体が酸化物
    層で取り囲まれているシリコン回路板。
  4. （４）特許請求の範囲第（１）項記載のシリコン回路板
    において、上記上側および下側の絶縁層がそれぞれ上記
    基板層の酸化物で構成されているシリコン回路板。
  5. （５）特許請求の範囲第（１）項記載のシリコン回路板
    において、上記上側および下側のパターン形成された導
    体がアルミニウムまたは銅で形成されているシリコン回
    路板。
  6. （６）特許請求の範囲第（１）項記載のシリコン回路板
    において、上記第１のレベルの上側および下側のパター
    ン形成された導体が上記第２のレベルの上側および下側
    のパターン形成された導体に対するアース平面をそれぞ
    れ構成するシリコン回路板。
  7. （７）特許請求の範囲第（１）項記載のシリコン回路板
    において、上記上側および下側の多結晶シリコン層が導
    電型決定ドーパントを実質的に含有していないシリコン
    回路板。
  8. （８）特許請求の範囲第（１）項記載のシリコン回路板
    において、上記第２のレベルの上側および下側のパター
    ン形成された導体上にそれぞれ他の一組みの上側および
    下側の多結晶シリコン層が設置され、上記他の一組みの
    上側および下側の多結晶シリコン層上にそれぞれ第３の
    レベルの上側および下側のパターン形成された導体が設
    置され、上記他の一組みの上側の多結晶シリコン層を貫
    通して伸びて、上記第２のレベルの上側のパターン形成
    された導体と上記第３のレベルの上側のパターン形成さ
    れた導体とを相互接続する他の一組みの上側の導電性貫
    通体が設けられ、上記他の一組みの下側の多結晶シリコ
    ン層を貫通して伸びて、上記第２のレベルの下側のパタ
    ーン形成された導体と上記第３のレベルの下側のパター
    ン形成された導体とを相互接続する他の一組みの下側の
    導電性貫通体が設けられているシリコン回路板。
JP60164262A 1984-07-30 1985-07-26 低損失の多レベルのシリコン回路板 Granted JPS6154651A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/635,697 US4541035A (en) 1984-07-30 1984-07-30 Low loss, multilevel silicon circuit board
US635697 1996-04-22

Publications (2)

Publication Number Publication Date
JPS6154651A true JPS6154651A (ja) 1986-03-18
JPH0513380B2 JPH0513380B2 (ja) 1993-02-22

Family

ID=24548754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60164262A Granted JPS6154651A (ja) 1984-07-30 1985-07-26 低損失の多レベルのシリコン回路板

Country Status (4)

Country Link
US (1) US4541035A (ja)
EP (1) EP0170122A3 (ja)
JP (1) JPS6154651A (ja)
KR (1) KR900006018B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359342A (ja) * 2001-05-31 2002-12-13 Dainippon Printing Co Ltd マルチチップモジュール用の中間基板
JP2007258713A (ja) * 2006-03-17 2007-10-04 Sychip Inc 集積受動デバイス基板
WO2009072182A1 (ja) * 2007-12-04 2009-06-11 Fujitsu Limited 回路基板および電子機器

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663497A (en) * 1982-05-05 1987-05-05 Hughes Aircraft Company High density printed wiring board
FR2575331B1 (fr) * 1984-12-21 1987-06-05 Labo Electronique Physique Boitier pour composant electronique
JPS61236192A (ja) * 1985-04-12 1986-10-21 株式会社日立製作所 セラミツク基板の電極形成方法
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
US4731699A (en) * 1985-10-08 1988-03-15 Nec Corporation Mounting structure for a chip
EP0221531A3 (en) * 1985-11-06 1992-02-19 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha High heat conductive insulated substrate and method of manufacturing the same
GB2253308B (en) * 1986-09-26 1993-01-20 Gen Electric Co Plc Semiconductor circuit arrangements
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
GR872040B (en) * 1987-01-30 1988-04-05 Hughes Aircraft Co Methods for removing stringers appearing in plated through holes in copper containing multi layer printed wiring boards
US4774632A (en) * 1987-07-06 1988-09-27 General Electric Company Hybrid integrated circuit chip package
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
US4803450A (en) * 1987-12-14 1989-02-07 General Electric Company Multilayer circuit board fabricated from silicon
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4943845A (en) * 1988-08-02 1990-07-24 Northern Telecom Limited Thick film packages with common wafer aperture placement
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JPH07114218B2 (ja) * 1991-01-09 1995-12-06 株式会社東芝 微小箇所の電気接続方法及び該方法により形成された半導体装置
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
CA2103510A1 (en) * 1992-09-11 1994-03-12 Morton International Inc. Printed circuit bridge for an airbag inflator
TW392392B (en) * 1997-04-03 2000-06-01 Lucent Technologies Inc High frequency apparatus including a low loss substrate
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US6051149A (en) 1998-03-12 2000-04-18 Micron Technology, Inc. Coated beads and process utilizing such beads for forming an etch mask having a discontinuous regular pattern
US6824855B1 (en) 1998-03-12 2004-11-30 Micron Technology, Inc. Coated beads and process utilizing such beads for forming an etch mask having a discontinuous regular pattern
US6400015B1 (en) * 2000-03-31 2002-06-04 Intel Corporation Method of creating shielded structures to protect semiconductor devices
US7157038B2 (en) * 2000-09-20 2007-01-02 Electro Scientific Industries, Inc. Ultraviolet laser ablative patterning of microstructures in semiconductors
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US20060091126A1 (en) * 2001-01-31 2006-05-04 Baird Brian W Ultraviolet laser ablative patterning of microstructures in semiconductors
US7083694B2 (en) * 2003-04-23 2006-08-01 Integrated Materials, Inc. Adhesive of a silicon and silica composite particularly useful for joining silicon parts
US7357898B2 (en) * 2003-07-31 2008-04-15 Agency For Science, Technology And Research Microfluidics packages and methods of using same
US7259077B2 (en) * 2004-04-29 2007-08-21 Sychip Inc. Integrated passive devices
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
TWI509761B (zh) * 2010-07-07 2015-11-21 Xenogenic Dev Ltd Liability Company 矽基基板及其製作方法
US9609738B1 (en) * 2013-12-23 2017-03-28 Flextronics Ap, Llc Graphite sheet to redirect SMT components during thermal exposure
BR112016030522B1 (pt) * 2014-07-03 2019-11-05 Nippon Steel & Sumitomo Metal Corp aparelho de processamento a laser
US12429932B2 (en) 2022-03-25 2025-09-30 Advanced Micro Devices, Inc. Lid carveouts for processor lighting
US12253892B2 (en) * 2022-03-25 2025-03-18 Advanced Micro Devices, Inc. Lid carveouts for processor connection and alignment

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3148310A (en) * 1964-09-08 Methods of making same
US3390012A (en) * 1964-05-14 1968-06-25 Texas Instruments Inc Method of making dielectric bodies having conducting portions
US3553533A (en) * 1964-05-14 1971-01-05 Texas Instruments Inc Dielectric bodies with selectively formed conductive or metallic portions, composites thereof with semiconductor material and methods of making said bodies and composites
DE1300973B (de) * 1965-03-19 1969-08-14 Philips Patentverwaltung Verfahren zur Herstellung von Speicher-Matrixanordnungen
US3602635A (en) * 1970-06-30 1971-08-31 Ibm Micro-circuit device
US3917983A (en) * 1973-11-12 1975-11-04 Bunker Ramo Multiwafer electrical circuit construction and method of making
EP0007993A1 (de) * 1978-07-12 1980-02-20 Siemens Aktiengesellschaft Leiterplatte zur Halterung und elektrischen Verbindung von Halbleiterchips
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
JPS5571042A (en) * 1978-11-09 1980-05-28 Maruman Integrated Circuits Semiconductor package and method of manufacturing same
US4437109A (en) * 1980-11-07 1984-03-13 General Electric Company Silicon-on-sapphire body with conductive paths therethrough
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359342A (ja) * 2001-05-31 2002-12-13 Dainippon Printing Co Ltd マルチチップモジュール用の中間基板
JP2007258713A (ja) * 2006-03-17 2007-10-04 Sychip Inc 集積受動デバイス基板
WO2009072182A1 (ja) * 2007-12-04 2009-06-11 Fujitsu Limited 回路基板および電子機器

Also Published As

Publication number Publication date
JPH0513380B2 (ja) 1993-02-22
EP0170122A3 (en) 1987-04-01
EP0170122A2 (en) 1986-02-05
KR860001473A (ko) 1986-02-26
KR900006018B1 (ko) 1990-08-20
US4541035A (en) 1985-09-10

Similar Documents

Publication Publication Date Title
JPH0513380B2 (ja)
KR102643053B1 (ko) 반도체 디바이스 어셈블리
US5454928A (en) Process for forming solid conductive vias in substrates
US7047637B2 (en) Method of manufacture of ceramic composite wiring structures for semiconductor devices
JP3080267B2 (ja) 電子回路およびその製造方法
US4221047A (en) Multilayered glass-ceramic substrate for mounting of semiconductor device
US5745333A (en) Laminar stackable circuit board structure with capacitor
KR100342897B1 (ko) 반도체 디바이스 및 그 제조 방법
US4855809A (en) Orthogonal chip mount system module and method
JP2000216547A (ja) チップキャリヤ基板
US3918148A (en) Integrated circuit chip carrier and method for forming the same
JP2823771B2 (ja) 半導体チップボンディング用テープとその製造方法
WO1999019139A1 (en) Bumped substrate assembly
KR20000058054A (ko) 반도체장치의 제조방법
WO1989002697A1 (en) Induced metallization process by way of dissociating aluminum nitride ceramic
JP2006253330A (ja) 半導体装置およびその製造方法
JP2002009202A (ja) 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
JPH10173296A (ja) プリント配線基板の製造方法
JP2002343925A (ja) マルチチップモジュールの製造方法
JPH04320092A (ja) 多層プリント基板
JP2687604B2 (ja) プリント回路基板の製造方法
JP2917909B2 (ja) 多層配線基板の製造方法
JPS61272941A (ja) 半導体基板の結合方法
EP1116268A2 (en) Method and device for buried chips