JPS6155771B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、電子部品の取り付け方法例えばセ
ラミツクパツケージ型ICのペレツト付方法に関
するものであり、特にセラミツクパツケージのキ
ヤビテイーの大きさと、そこに配置するペレツト
の大きさが近接している場合に適している。

セラミツクパツケージ型ICの組立工程に於い
て、パツケージ基板に半導体ペレツトを接着する
際、一般的にパツケージの外形を基準にして、パ
ツケージの位置決めを行つているが、次のような
種々の問題がある。

(a) セラミツクパツケージの外形、キヤビテイー
部等の寸法精度が低い。これはセラミツク焼結
の際の収縮率のバラツキのためでありこの精度
には限界がある。特に寸法が大きくなる程精度
が悪くなる。このためセラミツクパツケージの
外形を基準にして位置決めを行う時、キヤビテ
イー中心に対するペレツト付精度が悪くなる。

(b) ペレツト付精度の悪さはペレツト付部（キヤ
ビテイー部）寸法の拡大を必要とし、ペレツト
寸法に対してより大きなキヤビテイー部寸法と
なる。

(c) 又ペレツトがキヤビテイーの中心に精度良く
配置されないため、次の工程のワイヤギンデン
グの際にワイヤ長さが不均一となり、ループ形
状不良、ワイヤのエリアシヨートを誘発する。
又ワイヤギンデング時間もワイヤ長に従い長く
なる。

(d) セラミツクパツケージの外形寸法が統一化、
規格化されているため、ペレツト付されるキヤ
ビテイー部の拡大は、封止面積の減少となり気
密性の信頼度低下をきたす。

本発明はセラミツクパツケージのペレツト付さ
れるキヤビテイー部に対し高精度のペレツト付を
行うことにより、量産性、品質の向上を計ること
を目的とする。

本発明はペレツトはセラミツクパツケージのペ
レツト付部（キヤビテイー部）の中心に接着され
るべきであるので、そのためにキヤビテイー部を
パツケージの位置決め基準とする方式とし、セラ
ミツクパツケージの寸法精度が悪い事によつて生
じる従来技術の問題点を解決するものである。

以下図面を参照しながら本発明の実施例を説明
する。

実施例 １ 第１図、第２図は夫々本発明の一実施例に係る
ペレツト付け装置の概略上面図、断面図を示す。
ヒートブロツク６上を加熱送りされたセラミツク
パツケージのベース５がペレツト付ステーシヨン
に来る。キヤビテイーガイド１がパツケージベー
ス５の上面に設けられたキヤビテイー７に挿入さ
れ固定位置に停止する。Ｘ方向押え爪３、Ｙ方向
押え爪２でキヤビテイーの内壁がこのキヤビテイ
ーガイド１に接触するまでセラミツクパツケージ
ベース５を押し付ける。この状態でパツケージベ
ース押え４が下降しパツケージベース５をヒート
ブロツク６の所定位置に固定する。この方式によ
りセラミツクパツケージベースはＸ方向はキヤビ
テイー７内壁のＢラインを、Ｙ方向はキヤビテイ
ー７の他の内壁のＡラインを基準とするキヤビテ
イー基準の位置決めが出来る。その後キヤビテイ
ーガイド１は上方向に移動し、半導体ペレツト９
を真空吸着したコレツト例えば、角、コレツト８
がキヤビテイー７の底部上面に配置されパツケー
ジベース５へのペレツト付動作が行われる。

実施例 ２ 第３図及び第４図は夫々別の実施例を説明する
ためのペレツト付け装置の要部上面図を示す。ペ
レツト付ステーシヨン部のヒートブロツク６上に
送られたセラミツクパツケージベース５に固定側
ガイド１が入る。次に移動側ガイド１１が入り対
角線方向に移動する。これによりキヤビテイー７
の内壁面を基準とした正確な位置決めが行なわれ
る。なお、具体的な動作は第１図、第２図と同じ
であるので、第３図にはＹ方向押え爪、コレツト
等は省略してあり、又第４図はベースのキヤビテ
イーとキヤビテイーガイドとの関係を示すのみに
簡略化されている。第３図、第４図では夫々固定
側ガイド１、移動側ガイド１１が三角柱状、円筒
状の場合を示している。

実施例 ３ 第５図はキヤビテイーガイド１を用いないで位
置合せをする場合の実施例でありセラミツクパツ
ケージベース５のキヤビテイー部７の位置を認識
用カメラ４で測定し、正規の位置に対する誤差を
認識部１２で電気的信号で以つて読取り、ボンデ
ングユニツト１６又はパツケージホルダー部１７
を制御部１３、ボンデングユニツト駆動部１５及
び、又はパツケージホルダー駆動部１４により補
正移動を行なわせる方式の場合を示している。こ
のようにベースのキヤビテイー内部を基準として
正確な位置合せ及びペレツト付けを自動的に行う
ことができる。

本発明の上記実施例によれば、ペレツト付精度
の向上によりDIL Ｃ型ICの量産性、品質向上が
計れる。

なお、半導体ペレツトに限らずその他の電子部
品をキヤビテイー内に取りつける際にも、そのキ
ヤビテイー内部の内壁面自体を位置合せの基準と
して用いることにより正確な組立を行うことがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るペレツト付装
置の平面図を、第２図はその断面図を示す。第３
図及び第４図は夫々他の実施例を説明するための
装置の平面図、第５図は自動組立方式を採用した
装置全体のブロツクダイヤグラムを示す。 １，１１…キヤビテイーガイド、２…Ｙ方向押
え爪、３…Ｘ方向押え爪、４…パツケージベース
押え板、５…パツケージベース、６…ヒートブロ
ツク、７…パツケージベースのキヤビテイー、８
…コレツト、９…半導体ペレツト。

Claims (1)

【特許請求の範囲】
1. １ セラミツクパツケージのキヤビテイー部に半
   導体ペレツトを接着する半導体ペレツトの取り付
   け方法において、前記キヤビテイー部を所定の位
   置に位置合せした後に前記半導体ペレツトを前記
   キヤビテイー内に接着することを特徴とする半導
   体ペレツトの取り付け方法。