JPS6372132A - 半導体ペレットの取り付け方法 - Google Patents

半導体ペレットの取り付け方法

Info

Publication number
JPS6372132A
JPS6372132A JP22631587A JP22631587A JPS6372132A JP S6372132 A JPS6372132 A JP S6372132A JP 22631587 A JP22631587 A JP 22631587A JP 22631587 A JP22631587 A JP 22631587A JP S6372132 A JPS6372132 A JP S6372132A
Authority
JP
Japan
Prior art keywords
cavity
pellet
package base
attaching
guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22631587A
Other languages
English (en)
Inventor
Toshikazu Oshino
押野 利和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22631587A priority Critical patent/JPS6372132A/ja
Publication of JPS6372132A publication Critical patent/JPS6372132A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、電子部品の取り付け方法例えばセラミック
パッケージ型ICのペレット付方法に関するものであり
、特にセラミックパッケージのキャビティーの大きさと
、そこに配置するペレットの大きさが近接している場合
に適している。
セラミックパッケージ型ICの組立工程に於いて、パッ
ケージ基板に半導体ペレットを接着する際、一般的にパ
ッケージの外形を基準にして、パッケージの位置決めを
行っているが、次のような種々の問題がある。
a)セラミックパッケージの外形、キャビティー部等の
寸法精度が低い。これはセラミック焼結の際の収縮率の
バラツキのためでありこの精度には限界がある。特に寸
法が大きくなる程精度が悪くなる。このためセラミック
パッケージの外形を基準にして位置決めを行う時、キャ
ビティー中心に対するペレット付精度が悪(なる。
b)ペレット付精度の悪さはペレット付部(キャビティ
ー部)寸法の拡大を必要とし、ペレット寸法に対してよ
り大きなキャビティー部寸法となる。
C)又ペレットがキャビティーの中心に精度良(配置さ
れないため、次の工程のワイヤボンデングの際にワイヤ
長さが不均一となり、ループ形状不良、ワイヤのエリア
ジフートを誘発する。又ワイヤボンデング時間もワイヤ
長に従い長くなる。
d)セラミックパッケージの外形寸法が統一化、規格化
されて(・るため、ペレット付されるキャビティー部の
拡大は、封止面積の減少となり気密性の信頼度低下をき
たす。
本発明はセラミックパッケージのペレット付されるキャ
ビティー部に対し高精度のペレット付を行うことにより
、量産化、品質の向上を計ることを目的とする。
以下図面を参照しながら本発明の詳細な説明する。
第1図、第2図は夫々本発明の前提となったペレット付
け方法を用いるペレット付け装置の概略上面図、断面図
を示す。ヒートブロック6上を加熱送りされたセラミッ
クパッケージのベース5がペレット付ステーションに来
る。キャビティーガイド1がパッケージベース5の上面
に設けられたキャビティー7に挿入され固定位置に停止
する。
X方向弁え爪3、Y方向弁え爪2により、キャビティー
の内壁がこのキャビティーガイド1に接触するまでセラ
ミックパッケージベース5を押し付ける。この状態でパ
ッケージペース押え4が下降しパッケージベース5をヒ
ートブロック6の所定位tに固定する。この方式により
セラミックパッケージペースはX方向はキャビティー7
内壁のBラインを、Y方向はキャビティー7の他の内壁
のAラインを基準とするキャビティー基準の位置決めが
出来る。その後キャビティーガイド1は上方向に移動し
、半導体ペレット9を真空吸着したコレット例えば、角
コレット8がキャビティー7の底部上面に配置されパッ
ケージベース5へのベレット付動作が行われる。
第3図及び第4図も本発明の前提となったペレット付け
方法を説明するためのペレット付け装置の要部上面図を
示す。ペレット付ステーション部のヒートブロック6上
に送られたセラミックパッケージベース5に固定側ガイ
ド1が入る。次に移動側ガイド11が入り対角線方向に
移動する。これによりキャビティー7の内壁面を基準と
した正確な位置決めが行なわれる。なお、具体的な動作
は第1図、第2図と同じであるので、第3図にはY方向
弁え爪、コレット等は省略してあり、又第4図はベース
のキャビティーとキャビティーガイドとの関係を示すの
みに簡略化されている。第3図、第4図では夫々固定側
ガイド1.移動側ガイド11が三角柱状9円筒状の場合
を示している。
実施例 第5図は本発明のペレット付け方法に用いられる装置の
要部概要図である。セラミックパッケージペース5のキ
ャビティー部7の位置を認識用カメラ18で測定し、正
規の位置に対する誤差を認識部12で電気的信号で以っ
て読取り、ボンデングユニット16又はバクケージホル
ダ一部17を制御部13、ボンデングユニット駆動部1
5及び、又はパッケージホルダー駆動部14により補正
移動を行なわせる方式の場合を示して(・る。このよう
にベースのキャビティー内部を基準として正確な位置合
せ及びペレット付けを自動的に行うことができる。
本発明の上記実施例によれば、ペレット付精度の向上に
よりDILC型ICの量産性、品質向上が計れる。
なお、半導体ペレットに限らずその他の電子部品をキャ
ビティー内に取りつける際にも、そのキャビティー内部
の内壁面自体を位置合せの基準として用いることにより
正確な組立を行うことができる。
【図面の簡単な説明】
第1図は本発明の前提となったペレット付け方法に用い
られるペレット付装置の平面図を、第2図はその断面図
を示す。第3図及び第4図は不発。 明の前提となったペレット付け方法を説明するための装
置の平面図、第5図は本発明に従ったペレット付け方法
に用いられる自動組立方式を採用した装置全体のブロッ
クダイヤグラムを示す。 1.11・・・キャビティーガイド、2・・・Y方向弁
え爪、3・・・X方向弁え爪、4・・・パッケージベー
ス押え板、5・・・パッケージベース、6・・・ヒート
ブロック、7・・・パッケージベースのキャビティー、
8・・・コレクト、9・・・半導体ベレット、12・・
・認識部、13・・・制御部、14・・・パッケージホ
ルダー駆動部、15・・・ボンディングユニット駆動部
、16・・・ボンディングユニット、17・・・パッケ
ージホルダ一部、18・・・認識用カメラ。 代理人 弁理士  小 川 勝 男 児 1 (2) 713図 χ4図 tt       ’/

Claims (1)

    【特許請求の範囲】
  1. 1、セラミックパッケージのキャビティー部に半導体ペ
    レットを接着する半導体ペレットの取り付け方法におい
    て、前記キャビティー部の位置を認識用カメラで認識し
    、前記キャビティー部の正規の位置に対する誤差を読み
    取り、ボンディングユニットと前記キャビティー部の位
    置を相対的に移動して上記誤差を補正し、その後前記半
    導体ペレットを前記キャビティー内に接着することを特
    徴とする半導体ペレットの取り付け方法。
JP22631587A 1987-09-11 1987-09-11 半導体ペレットの取り付け方法 Pending JPS6372132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22631587A JPS6372132A (ja) 1987-09-11 1987-09-11 半導体ペレットの取り付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22631587A JPS6372132A (ja) 1987-09-11 1987-09-11 半導体ペレットの取り付け方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7919879A Division JPS564253A (en) 1979-06-25 1979-06-25 Device for assembling electronic parts

Publications (1)

Publication Number Publication Date
JPS6372132A true JPS6372132A (ja) 1988-04-01

Family

ID=16843273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22631587A Pending JPS6372132A (ja) 1987-09-11 1987-09-11 半導体ペレットの取り付け方法

Country Status (1)

Country Link
JP (1) JPS6372132A (ja)

Similar Documents

Publication Publication Date Title
US3724068A (en) Semiconductor chip packaging apparatus and method
US5145099A (en) Method for combining die attach and lead bond in the assembly of a semiconductor package
US3887996A (en) iconductor loading apparatus for bonding
US20020177875A1 (en) Method and apparatus for processing an array of components
JP2581748B2 (ja) リードワイヤボンディング装置及び方法
JPS6372132A (ja) 半導体ペレットの取り付け方法
US3918144A (en) Bonding equipment and method of bonding
JPS6116536A (ja) ペレツトボンデイング装置
CN205564802U (zh) 一种csp封装led的贴片机
JPS6155771B2 (ja)
JPH0127577B2 (ja)
KR0167457B1 (ko) 다이 부착과 동시에 와이어 본딩이 이루어지는 와이어 본딩 장치
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
KR0161436B1 (ko) 다이 본딩 장치
JPH0213933B2 (ja)
JPS59186334A (ja) ボンデイング装置
JPH02273949A (ja) テープボンデイング装置
JPH0547810A (ja) リードフレーム
JPS5933975B2 (ja) 半導体搭載装置
KR20020079209A (ko) 반도체 패키지 제조 방법
JPH03222441A (ja) 半導体モジュールの製造方法
JPS61289638A (ja) ボンデイング装置
JPH0416426Y2 (ja)
JPH04245446A (ja) 光半導体装置の製造方法
KR200305640Y1 (ko) 반도체패키지제조장비