JPS6157092A - 磁気バブルカセツト装置 - Google Patents
磁気バブルカセツト装置Info
- Publication number
- JPS6157092A JPS6157092A JP59177451A JP17745184A JPS6157092A JP S6157092 A JPS6157092 A JP S6157092A JP 59177451 A JP59177451 A JP 59177451A JP 17745184 A JP17745184 A JP 17745184A JP S6157092 A JPS6157092 A JP S6157092A
- Authority
- JP
- Japan
- Prior art keywords
- cassette
- timing
- cassettes
- magnetic bubble
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕 ・
本発明は磁気ペブルメモリカセット装置に関する。もの
であり、特に１つの制御回路に複数のカセ
”ットホルダが接続された磁気バブルメモリカセット装
置に関する。・・ ゛ 、・〔従来の技術〕 磁気バブルメモリカセット装置は任意の磁気バブルカセ
ットをカセットホルダユニットのホルダ←装着させ制御
回路を介してホストコンピュータ等に接続するもので、
着脱自在性に特徴を有している。一方、１つの制御回路
に複数のカセットホルダが接続され、複数の磁気バブル
カセットが作動させることが可能となっている。このよ
うな磁気バブルメモリカセット装置においては、処理速
度を向上させる観点から複数の磁気バブルカセットを同
時的に並列作動させることが望まれている。
であり、特に１つの制御回路に複数のカセ
”ットホルダが接続された磁気バブルメモリカセット装
置に関する。・・ ゛ 、・〔従来の技術〕 磁気バブルメモリカセット装置は任意の磁気バブルカセ
ットをカセットホルダユニットのホルダ←装着させ制御
回路を介してホストコンピュータ等に接続するもので、
着脱自在性に特徴を有している。一方、１つの制御回路
に複数のカセットホルダが接続され、複数の磁気バブル
カセットが作動させることが可能となっている。このよ
うな磁気バブルメモリカセット装置においては、処理速
度を向上させる観点から複数の磁気バブルカセットを同
時的に並列作動させることが望まれている。
、〔発明が解決しようとする問題点〕
しかしながら、従来複数個のバブルカセットを並列的に
作動させることは行なわれておらず、処理速度の向上が
実現されていない。
作動させることは行なわれておらず、処理速度の向上が
実現されていない。
本発明においては、磁気バブルメモリカセ・ント：π：
Ｘカセ°丹を並列ｎλ？、ｍ（乍門可能〔問題を解決す
るための手段、作用〕 従来の磁気バブルメモリカセット装置において複数のバ
ブルカセットの並列作動ができない理由の１つとして、
バブルカセットの着脱自在性に依るものがある。すなわ
ち磁気バブルメモリカセ・ノド装置においてはバブルカ
セットはいずれのカセットホルダに装着して使用するこ
とも可能であるという大きな利点があるが、反面このこ
とは制御 。
Ｘカセ°丹を並列ｎλ？、ｍ（乍門可能〔問題を解決す
るための手段、作用〕 従来の磁気バブルメモリカセット装置において複数のバ
ブルカセットの並列作動ができない理由の１つとして、
バブルカセットの着脱自在性に依るものがある。すなわ
ち磁気バブルメモリカセ・ノド装置においてはバブルカ
セットはいずれのカセットホルダに装着して使用するこ
とも可能であるという大きな利点があるが、反面このこ
とは制御 。
回路側からみるやバブルカセットが特定できないという
欠点を有しており、こ、のことが並列作動を困難にして
゛いる。本発明においては、バブルカセットを特定若し
くは固定可罷とし、該固定に基づいて複数のバブルカセ
・ソトを並列的に作動させるようにする。
欠点を有しており、こ、のことが並列作動を困難にして
゛いる。本発明においては、バブルカセットを特定若し
くは固定可罷とし、該固定に基づいて複数のバブルカセ
・ソトを並列的に作動させるようにする。
従って、本発明においては、磁気バブルカセ・ノドが着
脱されるホルダを有する複数のカセ・ノトホ（！７レダ
＝＝・・トが制御回路番こ接続されて成る磁気・マプル
メモリカセット装置において、前記制御回路は複数の磁
気バブルカセットを並列的に作動させるようなタイミン
グパルスが印加された複数のタイミング制御手段を有し
、前記磁気バブルカセットは自己のカセット番号を設定
されたカセット番号設定手段を有し、磁気バブルカセッ
トが前記任意のカセットホルダユニットのホルダに装着
された場合その磁気バブルカセットのカセット番号がホ
ルダに対応して接続された多イミング制御手段に印加さ
れ、カセット番号に応答するタイミングで磁気バブルカ
セットが作動されるようにされていることを特徴とする
、磁気バブルメモリカセット装置が提供される。
脱されるホルダを有する複数のカセ・ノトホ（！７レダ
＝＝・・トが制御回路番こ接続されて成る磁気・マプル
メモリカセット装置において、前記制御回路は複数の磁
気バブルカセットを並列的に作動させるようなタイミン
グパルスが印加された複数のタイミング制御手段を有し
、前記磁気バブルカセットは自己のカセット番号を設定
されたカセット番号設定手段を有し、磁気バブルカセッ
トが前記任意のカセットホルダユニットのホルダに装着
された場合その磁気バブルカセットのカセット番号がホ
ルダに対応して接続された多イミング制御手段に印加さ
れ、カセット番号に応答するタイミングで磁気バブルカ
セットが作動されるようにされていることを特徴とする
、磁気バブルメモリカセット装置が提供される。
添付図面を参照して下記に本発明の実施例について述べ
る。 ゛ 第１図に本発明の１実施−としての磁気バブルメモリカ
セント装置の構成図を示す。第１図において、当該バブ
ルカセット装置はホスト側のコンピュータ（ＣＰＵ）
１に接続された制御回路２、該制 １
御回路に接続された４個のホルダユニット３，５゜７．
９及び該ホルダユニットの各ホルダに着脱される磁気バ
ブルカセット４． ６＋ ８． １０を有している。
る。 ゛ 第１図に本発明の１実施−としての磁気バブルメモリカ
セント装置の構成図を示す。第１図において、当該バブ
ルカセット装置はホスト側のコンピュータ（ＣＰＵ）
１に接続された制御回路２、該制 １
御回路に接続された４個のホルダユニット３，５゜７．
９及び該ホルダユニットの各ホルダに着脱される磁気バ
ブルカセット４． ６＋ ８． １０を有している。
制御回路２は、いわゆる間接周辺回路と呼ばれるもので
図示しないコントローラ、タイミング発生器等が設けら
れている。
図示しないコントローラ、タイミング発生器等が設けら
れている。
ホルダユニット３には、カセット４が着脱されるホルダ
３５の外に、いわゆ為直接周辺回路と呼ばれるコイルド
ライバ３２、ファンクシジンドライバ（ＦＤ）３３及び
センスアップ（Ｓ＾）３４等の制御回路が設けられてお
り、さらに詳細について後述するタイミング制御回路３
１が設けられている。他のホルダユニット５，７．９も
同様である。
３５の外に、いわゆ為直接周辺回路と呼ばれるコイルド
ライバ３２、ファンクシジンドライバ（ＦＤ）３３及び
センスアップ（Ｓ＾）３４等の制御回路が設けられてお
り、さらに詳細について後述するタイミング制御回路３
１が設けられている。他のホルダユニット５，７．９も
同様である。
バブルカセット４，６，８．１０は複数の磁気記憶ルー
プ等を有していることば従来と同様であるが、さらにバ
ブルカセットがホルダに装着された場合、そのバブルカ
セットの番号を上記タイミング制御回路３１に知らしめ
るように設定するカセット番号設定部４１〜１０１が設
けられている。□カセット番号設定部４１としては、例
えば、２個のオン・オフスイッチとし、バブルカセット
４がホルダ２５に挿入されたとき、ホルダユニット側３
から電源が供給されてスイッチのオン・オフに応じたロ
ーレベル（Ｌ）信号又はハイレベル（Ｈ）′信号をカセ
ット番号信号ＳＩＤとしてタイ槌ング制御回路３１に印
加する。功セット番号設定部４１〜１０１には任意な値
に設定することが可能であるが、設定部４１〜１０１の
設定値は重複しないように設定する。例えば第１表の如
く設定する。
プ等を有していることば従来と同様であるが、さらにバ
ブルカセットがホルダに装着された場合、そのバブルカ
セットの番号を上記タイミング制御回路３１に知らしめ
るように設定するカセット番号設定部４１〜１０１が設
けられている。□カセット番号設定部４１としては、例
えば、２個のオン・オフスイッチとし、バブルカセット
４がホルダ２５に挿入されたとき、ホルダユニット側３
から電源が供給されてスイッチのオン・オフに応じたロ
ーレベル（Ｌ）信号又はハイレベル（Ｈ）′信号をカセ
ット番号信号ＳＩＤとしてタイ槌ング制御回路３１に印
加する。功セット番号設定部４１〜１０１には任意な値
に設定することが可能であるが、設定部４１〜１０１の
設定値は重複しないように設定する。例えば第１表の如
く設定する。
第１表
を示す。該制御回路３１は、インバータ３１１〜３２０
、アンドゲート３２１〜３２４、ノアゲート３３１が図
示の如く接続されている。タイミング制御回路３１には
、上述のカセット番号設定部４１で設定されたカセット
番号信号ＳＩＤが印加される外、制御回路２から、チッ
プセレクト信号Ｃ８及びタイミングパルスｓｔが印加さ
れる。タイミングパルスｓｔは、第３図（８）〜（ｄ＋
に図示の如く、４個のバブルカセットを複数並列作動可
能な４個のタイミングパルスＡ−Ｄから成る。
、アンドゲート３２１〜３２４、ノアゲート３３１が図
示の如く接続されている。タイミング制御回路３１には
、上述のカセット番号設定部４１で設定されたカセット
番号信号ＳＩＤが印加される外、制御回路２から、チッ
プセレクト信号Ｃ８及びタイミングパルスｓｔが印加さ
れる。タイミングパルスｓｔは、第３図（８）〜（ｄ＋
に図示の如く、４個のバブルカセットを複数並列作動可
能な４個のタイミングパルスＡ−Ｄから成る。
第３図に図示の実施例においてタイミングパルスＡ−Ｄ
に時間差ｔをつけているのは主として、後述するように
タイミング制御回路により作動させるべきカセットを割
り出すためであり、カセットは独立しており完全に並列
作動が可能である。
に時間差ｔをつけているのは主として、後述するように
タイミング制御回路により作動させるべきカセットを割
り出すためであり、カセットは独立しており完全に並列
作動が可能である。
第２図に図示のタイミング制御回路３１は、バブルカセ
ット４にデータを書込む場合を示し、ＣＰＵ １側から
制御回路２を介して書込むべきデータＤＡＴＡが印加さ
れている。
ット４にデータを書込む場合を示し、ＣＰＵ １側から
制御回路２を介して書込むべきデータＤＡＴＡが印加さ
れている。
、１ 第１図に図示の磁気バブルメモリ
カセット装置の動作について下記に述べる。
カセット装置の動作について下記に述べる。
カセット番号設定部４１〜１０１には第１表の如く設定
され、４個のカセット４〜１０がホルダに挿入されてい
るものとする。また全てが書込動作であるとする。
され、４個のカセット４〜１０がホルダに挿入されてい
るものとする。また全てが書込動作であるとする。
先ず第２図に図示のタイミング制御回路の動作について
述べる。第１のカセット４についてはＳＩＤのＸ１＝Ｌ
、Ｘ２＝Ｌであるから、チップが選択されると（Ｃ５＝
Ｌ） 、タイミングパルスＡ＝Ｌの場合ゲート３２１が
選択されて、データＤＡＴＡがタイミングＡで出力され
る。同様に、第２〜第４のカセット６．８．１０につい
ても、それぞれタイミングＢ、Ｃ，Ｄでゲート３２２，
３２３，３２４が選択され、それぞれのタイミングでそ
れぞれタイミング制御回路（図示せず）から出力される
上記タイミング制御回路からの出力がファンクションド
ライバに印加され、第３図（ｅｌ〜（ｈｌに図示の如く
、各カセットのＯバイト目に書込みが行なわれる。図中
において＃１−０は第１のカセット４のＯバイト目を表
わす。すなわち、第３図に図（８）。
述べる。第１のカセット４についてはＳＩＤのＸ１＝Ｌ
、Ｘ２＝Ｌであるから、チップが選択されると（Ｃ５＝
Ｌ） 、タイミングパルスＡ＝Ｌの場合ゲート３２１が
選択されて、データＤＡＴＡがタイミングＡで出力され
る。同様に、第２〜第４のカセット６．８．１０につい
ても、それぞれタイミングＢ、Ｃ，Ｄでゲート３２２，
３２３，３２４が選択され、それぞれのタイミングでそ
れぞれタイミング制御回路（図示せず）から出力される
上記タイミング制御回路からの出力がファンクションド
ライバに印加され、第３図（ｅｌ〜（ｈｌに図示の如く
、各カセットのＯバイト目に書込みが行なわれる。図中
において＃１−０は第１のカセット４のＯバイト目を表
わす。すなわち、第３図に図（８）。
示の如く、クロックパルスの間隔ｔをもって、各カセッ
トは並列して書込み動作が行なわれる。上記動作は一定
の周期τで継続され、順次１バイト〜ｎバイトの書込み
が行なわれる。すなわち以上の如く４個のカセットに並
列して書込みが行なわれる。
トは並列して書込み動作が行なわれる。上記動作は一定
の周期τで継続され、順次１バイト〜ｎバイトの書込み
が行なわれる。すなわち以上の如く４個のカセットに並
列して書込みが行なわれる。
尚、以上の書込みにおいて、カセット番号、カセット接
続状態が制御回路２を介してＣＰＵ ｌ側に通報され・
ＣＰＵ側からそれぞ塾のカセ′・トに！込 。
続状態が制御回路２を介してＣＰＵ ｌ側に通報され・
ＣＰＵ側からそれぞ塾のカセ′・トに！込 。
むべきデータＤＡＴＡが制御回路２を介して各ホルダ
−ユニットのタイミング制御回路に印加されている。
−ユニットのタイミング制御回路に印加されている。
第１表の状態に対し、例えば第２番目のカセット６がカ
セットホルダユニットに装着されていない場合は、カセ
ット６について書込みは行なわれず、他のカセットが第
３図に図示のタイミングで書込みが行なわれる。
セットホルダユニットに装着されていない場合は、カセ
ット６について書込みは行なわれず、他のカセットが第
３図に図示のタイミングで書込みが行なわれる。
以上、書込みについて述べたが、第２図に図示と同様の
続出用タイミング制御回路を設けることにより、続出に
ついても複数並列動作をさせることが可能となる。
続出用タイミング制御回路を設けることにより、続出に
ついても複数並列動作をさせることが可能となる。
又、書込みのカセットと続出のカセットが混在していた
場合にも複数並列動作を行なわせることができる。
場合にも複数並列動作を行なわせることができる。
続出用タイミング制御回路と書込用タイミング制御回路
とは一抹化することも可能である。
とは一抹化することも可能である。
以上に述べたように本発明によればバブルカセットを複
数並列作動可能にすることができ、アクセス時間を短縮
することができる。
数並列作動可能にすることができ、アクセス時間を短縮
することができる。
第１図は本発明の一実施例としての磁気バブルカセット
装置の構成図、第２図は第１図装置のタイミング制御回
路の回路図、第３図（ａｌ〜（ｈｌは第１図装置のタイ
ミン、グ図である。 （符号の説明） □ １− ホ友）ＣＰＵ 、 ２− 制御回路、 ３１・−タイミング制御回路、 ３２−・・コ□イルドライバ、 ３３−ファンクションドライバ、 ３４・−センスアンプ、 ３５−・・ホルダ、 ４．６，８．１０−・・カセット、 ４１．６１，８１，１０１−カセット番号設定部。
装置の構成図、第２図は第１図装置のタイミング制御回
路の回路図、第３図（ａｌ〜（ｈｌは第１図装置のタイ
ミン、グ図である。 （符号の説明） □ １− ホ友）ＣＰＵ 、 ２− 制御回路、 ３１・−タイミング制御回路、 ３２−・・コ□イルドライバ、 ３３−ファンクションドライバ、 ３４・−センスアンプ、 ３５−・・ホルダ、 ４．６，８．１０−・・カセット、 ４１．６１，８１，１０１−カセット番号設定部。
Claims (1)
- １、磁気バブルカセットが着脱されるホルダを有する複
数のカセットホルダユニットが制御回路に接続されて成
る磁気バブルメモリカセット装置において、前記制御回
路は複数の磁気バブルカセットを並列的に作動させるよ
うなタイミングパルスが印加された複数のタイミング制
御手段を有し、前記磁気バブルカセットは自己のカセッ
ト番号が設定されたカセット番号設定手段を有し、磁気
バブルカセットが前記任意のカセットホルダユニットの
ホルダに装着された場合その磁気バブルカセットのカセ
ット番号がホルダに対応して接続されたタイミング制御
手段に印加され、カセット番号に応答するタイミングで
磁気バブルカセットが作動されるようにされていること
を特徴とする、磁気バブルメモリカセット装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177451A JPS6157092A (ja) | 1984-08-28 | 1984-08-28 | 磁気バブルカセツト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177451A JPS6157092A (ja) | 1984-08-28 | 1984-08-28 | 磁気バブルカセツト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157092A true JPS6157092A (ja) | 1986-03-22 |
Family
ID=16031173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59177451A Pending JPS6157092A (ja) | 1984-08-28 | 1984-08-28 | 磁気バブルカセツト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157092A (ja) |
-
1984
- 1984-08-28 JP JP59177451A patent/JPS6157092A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63146298A (ja) | 可変語長シフトレジスタ | |
| JPS6157092A (ja) | 磁気バブルカセツト装置 | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| JPH0365745A (ja) | Ｉｃカード | |
| JPS61177564A (ja) | 共有記憶装置 | |
| JPH0739086Y2 (ja) | Ｆｄｄコントロ−ル回路 | |
| JPS62241045A (ja) | 記憶装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP2806645B2 (ja) | スキャンパスエラー検出回路 | |
| EP0264740A2 (en) | Time partitioned bus arrangement | |
| KR930006552A (ko) | 주변 장치, 플로피 디스크 장치 및 그 제어 방법, 그리고 데이타 처리 시스템 | |
| JP2710483B2 (ja) | 半導体集積回路 | |
| JPS62293452A (ja) | メモリｉｃ診断回路 | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| JPS599245Y2 (ja) | 表示装置 | |
| JPH01245349A (ja) | ウエイト挿入方式 | |
| JPS63271560A (ja) | 入出力アクセス回路 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPS635458A (ja) | アクノリツジ信号生成装置 | |
| JPS61158376A (ja) | デイスプレイ用リフレツシユメモリのアクセス方式 | |
| JPH04243445A (ja) | 情報処理装置のレジスタデータ書込み方式 | |
| JPH03189727A (ja) | 制御記憶ロード方式 | |
| JPS58215786A (ja) | 磁気バブルメモリ方式 | |
| JPH04315234A (ja) | メモリシステム |