JPS6160465B2 - - Google Patents
Info
- Publication number
- JPS6160465B2 JPS6160465B2 JP57145908A JP14590882A JPS6160465B2 JP S6160465 B2 JPS6160465 B2 JP S6160465B2 JP 57145908 A JP57145908 A JP 57145908A JP 14590882 A JP14590882 A JP 14590882A JP S6160465 B2 JPS6160465 B2 JP S6160465B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- common function
- boards
- function block
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】
本発明は、コンピユータを構成するボードベー
スで、例えばパリテイチエツク回路、パリテイジ
エネレイト回路等の共通機能ブロツクを有する中
央処理装置ボード（以下、CPUボードと称す）、
入出力ボード（以下、I/Oボードと称す）及びメ
モリボードの他に、上記共通機能ブロツクを有し
ない異種のI/Oボード、またはメモリボードが混
在しているコンピユータシステムにおいて、シス
テム個有の機能を損わない様にするための異種判
別方式に関するものである。
スで、例えばパリテイチエツク回路、パリテイジ
エネレイト回路等の共通機能ブロツクを有する中
央処理装置ボード（以下、CPUボードと称す）、
入出力ボード（以下、I/Oボードと称す）及びメ
モリボードの他に、上記共通機能ブロツクを有し
ない異種のI/Oボード、またはメモリボードが混
在しているコンピユータシステムにおいて、シス
テム個有の機能を損わない様にするための異種判
別方式に関するものである。
従来のこの種のコンピユータシステムの構成を
プリント板ベースに展開したものを第１図に示
す。すなわち、同図において１はCPUボード、
２，２はI/Oボード、３は該I/Oボード２，２と
同型の異種のI/Oボード、４は各ボード間を接続
するシステムバスで、上記CPUボード１及びI/O
ボード２，２はパリテイチエツク回路、パリテイ
ジエネレイト回路等の共通機能ブロツク５を保有
しており、これを保有しない異種のI/Oボード３
が混在してコンピユータシステムを構成してい
る。
プリント板ベースに展開したものを第１図に示
す。すなわち、同図において１はCPUボード、
２，２はI/Oボード、３は該I/Oボード２，２と
同型の異種のI/Oボード、４は各ボード間を接続
するシステムバスで、上記CPUボード１及びI/O
ボード２，２はパリテイチエツク回路、パリテイ
ジエネレイト回路等の共通機能ブロツク５を保有
しており、これを保有しない異種のI/Oボード３
が混在してコンピユータシステムを構成してい
る。
上記第１図構成において、共通機能ブロツク５
はシステムバス４によつて接続されたCPUボー
ド１とI/Oボード２との間でデータ転送を行う際
有効に働くもので、CPUボード１がI/Oボード２
とデータ転送される時には、I/Oボード２内には
共通機能ブロツク５があるため、CPUボード１
とI/Oボード２にそれぞれ内蔵された共通機能ブ
ロツク５がいずれも有効に働き信頼性の高い転送
が行われる。すなわち、CPUボード１がI/Oボー
ド２からデータを続み出す場合、上記CPUボー
ド１内の共通機能ブロツク５が該データアドレス
にパリテイ信号を付加するようになされ、同種の
I/Oボード２に内蔵された共通機能ブロツク５が
これをチエツクするようになされてこれに基いて
該アドレスのデータを上記CPUボード１に返送
するようになされている。
はシステムバス４によつて接続されたCPUボー
ド１とI/Oボード２との間でデータ転送を行う際
有効に働くもので、CPUボード１がI/Oボード２
とデータ転送される時には、I/Oボード２内には
共通機能ブロツク５があるため、CPUボード１
とI/Oボード２にそれぞれ内蔵された共通機能ブ
ロツク５がいずれも有効に働き信頼性の高い転送
が行われる。すなわち、CPUボード１がI/Oボー
ド２からデータを続み出す場合、上記CPUボー
ド１内の共通機能ブロツク５が該データアドレス
にパリテイ信号を付加するようになされ、同種の
I/Oボード２に内蔵された共通機能ブロツク５が
これをチエツクするようになされてこれに基いて
該アドレスのデータを上記CPUボード１に返送
するようになされている。
しかしながら上記構成のコンピユータシステム
において、CPUボード１が異種のI/Oボード３と
データ転送する時には、異種I/Oボード３の内部
には共通機能ブロツク５が含まれていないため、
CPUボード１の共通機能ブロツク５の機能を使
用できなくなり、CPUボード１からI/Oボード
２，３ヘアクセスするのは任意であるため、結果
としてはシステムにおいて大多数を占める共通機
能ブロツク５を含んだボードとアクセスする時に
も該共通機能ブロツク５の機能を使用しないでデ
ータ転送しなければならなくなつて、本来有して
いる機能を使用しないでデータ転送を行うことに
なる。したがつて、このような場合異種ボードが
１枚でも混在するとシステム的に非常に不合理な
ものとなつていた。そこで本発明は、上記のよう
な従来のものの問題点を解消するためになるため
になされたもので、CPUボードがI/Oボードまた
はメモリボードにアクセスする際該ボードが共通
機能ブロツクをもつているか否かを判別すること
ができるようにすることによつて、該共通機能ブ
ロツクを使用してデータ転送可能で、本来の機能
を充分に活用できる様にした異種ボード判別方式
を提供することを目的としている。
において、CPUボード１が異種のI/Oボード３と
データ転送する時には、異種I/Oボード３の内部
には共通機能ブロツク５が含まれていないため、
CPUボード１の共通機能ブロツク５の機能を使
用できなくなり、CPUボード１からI/Oボード
２，３ヘアクセスするのは任意であるため、結果
としてはシステムにおいて大多数を占める共通機
能ブロツク５を含んだボードとアクセスする時に
も該共通機能ブロツク５の機能を使用しないでデ
ータ転送しなければならなくなつて、本来有して
いる機能を使用しないでデータ転送を行うことに
なる。したがつて、このような場合異種ボードが
１枚でも混在するとシステム的に非常に不合理な
ものとなつていた。そこで本発明は、上記のよう
な従来のものの問題点を解消するためになるため
になされたもので、CPUボードがI/Oボードまた
はメモリボードにアクセスする際該ボードが共通
機能ブロツクをもつているか否かを判別すること
ができるようにすることによつて、該共通機能ブ
ロツクを使用してデータ転送可能で、本来の機能
を充分に活用できる様にした異種ボード判別方式
を提供することを目的としている。
以下、本発明の一実施例を第１図と同一部分は
同一符号を附して示す第２図について説明する
と、第２図において、該実施例におけるI/Oボー
ド２０，２０には従来と同様な共通機能ブロツク
５が内蔵されると共に、図示CPUボード１０と
データ転送する際、上記共通機能ブロツク５が有
効である旨の信号を送出する機能有効信号出力ブ
ロツク６が内蔵されている。
同一符号を附して示す第２図について説明する
と、第２図において、該実施例におけるI/Oボー
ド２０，２０には従来と同様な共通機能ブロツク
５が内蔵されると共に、図示CPUボード１０と
データ転送する際、上記共通機能ブロツク５が有
効である旨の信号を送出する機能有効信号出力ブ
ロツク６が内蔵されている。
一方、CPUボード１０には従来と同様に共通
機能ブロツク５が内蔵されると共に、上記機能有
効信号出力ブロツク６から送出される機能有効信
号を有効信号ライン７を介して入力することによ
りこのシステムにおける共通機能ブロツク５を使
用してデータ転送が可能か否かを判別する判別回
路８が内蔵されている。
機能ブロツク５が内蔵されると共に、上記機能有
効信号出力ブロツク６から送出される機能有効信
号を有効信号ライン７を介して入力することによ
りこのシステムにおける共通機能ブロツク５を使
用してデータ転送が可能か否かを判別する判別回
路８が内蔵されている。
従つて、第２図構成において、CPUボード１
０がI/Oボード２０，２０とデータ転送する際に
は共通機能ブロツク５を使用することができる。
すなわち、I/Oボード２０，２０内には共通機能
ブロツク５が内蔵され、また機能有効信号出力ブ
ロツク６から共通機能ブロツク５の有効信号が出
力されてくるため、CPUボード１０は内蔵する
判別回路８によつて有効と判定することができ、
この判定によりI/Oボード２０，２０からデータ
を読み出すことができる。なお、データ書込みに
対しては無意味なものとなる。
０がI/Oボード２０，２０とデータ転送する際に
は共通機能ブロツク５を使用することができる。
すなわち、I/Oボード２０，２０内には共通機能
ブロツク５が内蔵され、また機能有効信号出力ブ
ロツク６から共通機能ブロツク５の有効信号が出
力されてくるため、CPUボード１０は内蔵する
判別回路８によつて有効と判定することができ、
この判定によりI/Oボード２０，２０からデータ
を読み出すことができる。なお、データ書込みに
対しては無意味なものとなる。
他方、CPUボード１０が共通機能ブロツク５
を有しない異種I/Oボード３をアクセスする時に
は、異種I/Oボード３の内部には機能有効信号出
力ブロツク６が内蔵されていなく、有効信号ライ
ン７は有意にはならない。このためCPUボード
１０内の判定回路８はこのアクセスでは共通機能
ブロツク５は使用しないと判断してアクセスを終
了する。
を有しない異種I/Oボード３をアクセスする時に
は、異種I/Oボード３の内部には機能有効信号出
力ブロツク６が内蔵されていなく、有効信号ライ
ン７は有意にはならない。このためCPUボード
１０内の判定回路８はこのアクセスでは共通機能
ブロツク５は使用しないと判断してアクセスを終
了する。
従つて共通機能ブロツクを有する大多数のI/O
ボードボード２０，２０とアクセスするときはこ
の機能が生かされ、異種のボード３とアクセスす
る時にのみこの機能を使用しないという結果にな
り、異種ボードが混在してもシステムの本来の機
能を損うことなく使用できる。
ボードボード２０，２０とアクセスするときはこ
の機能が生かされ、異種のボード３とアクセスす
る時にのみこの機能を使用しないという結果にな
り、異種ボードが混在してもシステムの本来の機
能を損うことなく使用できる。
なお、上記実施例ではCPUボード１０との間
のアクセスをI/Oボード２０の場合についてのみ
説明したが、共通機能ブロツク５及び機能有効信
号出力ブロツク６を内蔵するメモリボードであつ
ても同様な効果を奏するのは勿論である。
のアクセスをI/Oボード２０の場合についてのみ
説明したが、共通機能ブロツク５及び機能有効信
号出力ブロツク６を内蔵するメモリボードであつ
ても同様な効果を奏するのは勿論である。
以上の様に、本発明によれば、パリテイチエツ
ク回路、パリテイジエネレイト回路等の共通機能
ブロツクを有するボードと異種ボードとを判別用
ラインによつてモニターするので、異種ボードが
混在しても本来の機能を損うことなくデータ転送
が行い得るという効果を奏する。
ク回路、パリテイジエネレイト回路等の共通機能
ブロツクを有するボードと異種ボードとを判別用
ラインによつてモニターするので、異種ボードが
混在しても本来の機能を損うことなくデータ転送
が行い得るという効果を奏する。
第１図は従来のコンピユータシステム構成を示
すブロツク図、第２図は本発明の一実施例による
システム構成を示すブロツク図である。 １，１０…CPUボード、２，２０…I/Oボー
ド、３…異種I/Oボード、４…システムバス、５
…共通機能ブロツク、６…機能有効信号出力ブロ
ツク、７…有効信号ライン、８…判別回路。な
お、図中、同一符号は同一又は相当部分を示す。
すブロツク図、第２図は本発明の一実施例による
システム構成を示すブロツク図である。 １，１０…CPUボード、２，２０…I/Oボー
ド、３…異種I/Oボード、４…システムバス、５
…共通機能ブロツク、６…機能有効信号出力ブロ
ツク、７…有効信号ライン、８…判別回路。な
お、図中、同一符号は同一又は相当部分を示す。
Claims (1)
- １ コンピユータを構成するボードベースで、パ
リテイチエツク回路、パリテイジエネレイト回路
等の共通機能ブロツクを有する中央処理装置ボー
ドと、同じく該共通機能ブロツクを有する入出力
ボード及びメモリボードとを備えると共に、該入
出力ボード及びメモリーボードと同一ボードサイ
ズで上記共通機能ブロツクを有しない異種の入出
力ボードまたはメモリボードが混在して成るコン
ピユータシステムにおいて、上記共通機能ブロツ
クを有する入出力ボード及びメモリボードに、そ
れぞれ機能有効信号出力ブロツクを設けると共
に、上記中央処理装置ボードに、該機能有効信号
出力ブロツクによつて送出される有効信号を有効
信号ラインを介して入力して上記共通機能ブロツ
クを使用してデータ転送が可能か否かを判別する
判別回路を内蔵させて、上記共通機能ブロツクを
保有しない異種ボードを判別することを特徴とす
るコンピユータシステムにおける異種ボード判別
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145908A JPS5935221A (ja) | 1982-08-21 | 1982-08-21 | コンピユ−タシステムにおける異種ボ−ド判別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145908A JPS5935221A (ja) | 1982-08-21 | 1982-08-21 | コンピユ−タシステムにおける異種ボ−ド判別方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5935221A JPS5935221A (ja) | 1984-02-25 |
| JPS6160465B2 true JPS6160465B2 (ja) | 1986-12-20 |
Family
ID=15395843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145908A Granted JPS5935221A (ja) | 1982-08-21 | 1982-08-21 | コンピユ−タシステムにおける異種ボ−ド判別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935221A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116316A (ja) * | 1984-06-29 | 1986-01-24 | Fuji Facom Corp | プリント板の設定回路 |
| JPH0736845Y2 (ja) * | 1988-05-18 | 1995-08-23 | 豊田合成株式会社 | 自動車用ウエザストリップの接続部構造 |
-
1982
- 1982-08-21 JP JP57145908A patent/JPS5935221A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5935221A (ja) | 1984-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6112271A (en) | Multiconfiguration backplane | |
| JPS6235702B2 (ja) | ||
| JPS5914062A (ja) | 二重化共有メモリ制御方法 | |
| US7007126B2 (en) | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge | |
| US5163145A (en) | Circuit for determining between a first or second type CPU at reset by examining upper M bits of initial memory reference | |
| JPH1055331A (ja) | プログラム可能な読み出し／書き込みアクセス信号とその方法 | |
| JPH0250499B2 (ja) | ||
| US5761461A (en) | Method and system for preventing peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data processing system | |
| JPS6160465B2 (ja) | ||
| EP0810528B1 (en) | Apparatus for DMA-slave emulation on a computer systems bus | |
| CN1004945B (zh) | 地址控制装置 | |
| JP3930629B2 (ja) | Ｆｐｍメモリ・デバイス用に設計されたメモリ・システムにおいてｅｄｏメモリ・デバイスを使用するための方法および装置 | |
| JPS60502073A (ja) | ワンチツプ・マイクロプロセツサを結合する回路装置 | |
| JPS633350A (ja) | 半導体記憶装置 | |
| JP3373535B2 (ja) | 電子計算機におけるアドレス変換方式 | |
| JPS588338A (ja) | メモリ・システムにおけるバス制御回路 | |
| JPS605369A (ja) | メモリ制御方式 | |
| JPH01102670A (ja) | アドレスバス制御装置 | |
| JPS63104155A (ja) | 電子計算機 | |
| JPS5824813B2 (ja) | デ−タ処理装置 | |
| JPS6385958A (ja) | システム制御方式 | |
| JPS60246450A (ja) | メモリプロテクト装置 | |
| JPS58182776A (ja) | Ｃｐｕのインタ−フエ−ス | |
| JPH0293821A (ja) | スキャナプリンタ付きパーソナルコンピュータ | |
| JPH04170661A (ja) | マイクロプロセッサシステム |