JPS6160617B2 - - Google Patents

Info

Publication number
JPS6160617B2
JPS6160617B2 JP10808076A JP10808076A JPS6160617B2 JP S6160617 B2 JPS6160617 B2 JP S6160617B2 JP 10808076 A JP10808076 A JP 10808076A JP 10808076 A JP10808076 A JP 10808076A JP S6160617 B2 JPS6160617 B2 JP S6160617B2
Authority
JP
Japan
Prior art keywords
current
transistor
output
current source
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10808076A
Other languages
Japanese (ja)
Other versions
JPS5333044A (en
Inventor
Kyuichi Haruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10808076A priority Critical patent/JPS5333044A/en
Publication of JPS5333044A publication Critical patent/JPS5333044A/en
Publication of JPS6160617B2 publication Critical patent/JPS6160617B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は集積回路に適したアナログ電流スイツ
チ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an analog current switch circuit suitable for integrated circuits.

従来、論理回路とアナログ回路とを同一半導体
基板上に集積化することは、それらの製造工程が
大幅に異なることから困難であつた。そのため、
特に論理回路を含むアナログ電流スイツチ回路を
必要とするデイジタル・アナログ変換器等が大型
化することは避けられない。また、スイツチング
されるアナログ電流がスイツチング回路のトラン
ジスタのベース電流分だけ変化するため、精度の
高いアナログ電流スイツチ回路は望めない。
Conventionally, it has been difficult to integrate logic circuits and analog circuits on the same semiconductor substrate because their manufacturing processes are significantly different. Therefore,
In particular, it is inevitable that digital-to-analog converters and the like that require analog current switch circuits including logic circuits will become larger. Furthermore, since the analog current to be switched changes by the base current of the transistor in the switching circuit, a highly accurate analog current switch circuit cannot be expected.

本発明の目的は、同一半導体基板上に容易に形
成でき、且つ精度が高いアナログ電流スイツチ回
路を提供することである。
An object of the present invention is to provide an analog current switch circuit that can be easily formed on the same semiconductor substrate and has high accuracy.

次に図面を参照して説明する。 Next, a description will be given with reference to the drawings.

第1図及び第2図はアナログ電流スイツチ回路
を示す図で、第1図は論理積否定(以下NANDと
よぶ)回路1の出力により、アナログ電流源3の
電流が差動トランジスタ対で形成される電流スイ
ツチ回路2で切換えられ、端子4からはNAND出
力が、端子5からは論理積出力が取り出される。
一方、第2図においては第1図の場合と同様に論
理和(以下ORとよぶ)回路6の出力がトランジ
スタ対で形成される電流スイツチ回路2にて切換
えられ、端子4からOR出力が、端子5から論理
和否定(以下、NORとよぶ)出力が取り出され
る。7は電流スイツチ回路2を適切にバイアスす
るためのレベル・シフト回路である。上記、二つ
のアナログ電流スイツチ回路においては、それぞ
れの論理回路がMOSトランジスタ等から構成さ
れている場合は、電流スイツチ回路2を構成する
バイポーラトラスジスタと共に同一基板上に形成
するとすれば製造工程が複雑になり、また上記論
理回路がTTLであるとしても回路の小型化、簡
略化は困難である。更に電流スイツチ回路2から
出力される電流は電流スイツチ回路2を構成する
トランジスタに流れるベース電流分だけアナログ
電流源3の電流値から小さくなり、又湿度或いは
他の条件により常にアナログ電流源3の電流値と
同じになるとは限らない。
1 and 2 are diagrams showing analog current switch circuits. In FIG. 1, the current of an analog current source 3 is formed by a pair of differential transistors based on the output of a logical AND NOT (hereinafter referred to as NAND) circuit 1. The current switch circuit 2 outputs a NAND output from a terminal 4 and an AND output from a terminal 5.
On the other hand, in FIG. 2, as in the case of FIG. 1, the output of the logical sum (hereinafter referred to as OR) circuit 6 is switched by the current switch circuit 2 formed by a transistor pair, and the OR output from the terminal 4 is A logical sum negation (hereinafter referred to as NOR) output is taken out from terminal 5. 7 is a level shift circuit for biasing the current switch circuit 2 appropriately. In the above two analog current switch circuits, if each logic circuit is composed of MOS transistors, etc., the manufacturing process will be complicated if they are formed on the same substrate together with the bipolar truss transistor that constitutes current switch circuit 2. Even if the above logic circuit is TTL, it is difficult to miniaturize and simplify the circuit. Furthermore, the current output from the current switch circuit 2 becomes smaller than the current value of the analog current source 3 by the amount of the base current flowing through the transistors constituting the current switch circuit 2, and the current value of the analog current source 3 always decreases due to humidity or other conditions. It may not be the same value.

第3図は本発明の原理説明図で、トランジスタ
-o+1とトランジスタ8-1…8-oとは差動形式の
電流スイツチ回路を形成している。いづれのトラ
ンジスタも能動領域で動作し、高精度の特性を有
している。アナログ電流はアナログ電流源14か
ら与えられ、トランジスタ17を通して電流源2
3に流されている。トランジスタ17とトランジ
スタ8-o+1とは同じベースバイアスがレベル・シ
フト回路11から与えられている。電流スイツチ
回路には電流源24から電流が与えられ、電流源
23と24との出力電流は同じになるようになさ
れている。
FIG. 3 is a diagram explaining the principle of the present invention, in which transistor 8 -o+1 and transistors 8 -1 . . . 8 -o form a differential type current switch circuit. Both transistors operate in the active region and have highly accurate characteristics. Analog current is provided from analog current source 14 and is passed through transistor 17 to current source 2.
3. The same base bias is applied to the transistor 17 and the transistor 8 -o+1 from the level shift circuit 11. A current is supplied to the current switch circuit from a current source 24, and the output currents of the current sources 23 and 24 are made to be the same.

今、論理入力端子11-1〜11-oの何れか、或
いは全部に論理信号が入力されると、トランジス
タ8-1〜8-oの何れかもしくは全部が導通し、ト
ランジスタ8-o+1は非導通であり、電流源24の
電流が出力端子12からOR出力として取り出さ
れる。この時、電流源24の電流は、電流源23
の電流と同じになるようになされているので、ア
ナログ電流源14の電流にトランジスタ17のベ
ース電流を加えたものとなつている。従つて、ト
ランジスタ8-1〜8-oの導通しているもののエミ
ツタに与えられる電流はアナログ電流源14の電
流にトランジスタ17のベース電流を加えたもの
であり、出力端子12に取り出される電流はこの
トランジスタ8-1〜8-oの導通しているもののエ
ミツタに与えられる電流からトランジスタ8-1
-oのベース電流を引いたものとなる。トランジ
スタ8-1〜8-oの導通しているもの同志は等価的
に1つのトランジスタを形成している。
Now, when a logic signal is input to any or all of the logic input terminals 11-1 to 11 -o , any or all of the transistors 8-1 to 8 -o become conductive, and the transistor 8 -o+1 becomes conductive. is non-conductive, and the current of the current source 24 is taken out from the output terminal 12 as an OR output. At this time, the current of the current source 24 is
Since the current is made to be the same as the current of the analog current source 14, the base current of the transistor 17 is added to the current of the analog current source 14. Therefore, the current applied to the emitters of the conducting transistors 8 -1 to 8 -o is the sum of the current of the analog current source 14 and the base current of the transistor 17, and the current taken out to the output terminal 12 is From the current given to the emitters of the conductive transistors 8-1 to 8 -o , the transistors 8-1 to 8-o
8 minus the base current of -o . The conductive transistors 8 -1 to 8 -o equivalently form one transistor.

そして、Trの電流増幅率は、通常2桁程度の
コレクタ電流動作範囲にわたり一定である。した
がつて、電流源24の出力電流をONTrのそれぞ
れに流して1個のTr当りのコレクタ電流が減少
しても、トランジスタの電流増幅率は不変であ
り、等価的に1つのTrとしてみた電流増幅率も
不変である。したがつて、トランジスタ8-1〜8
-oとトランジスタ8-o+1とが同じ電流増幅率を有
するものであれば、トランジスタ8-o+1のベース
電流とトランジスタ8-1〜8-oの導通しているも
ののベース電流の和は等しくなつている。従つ
て、出力端子12に得られる電流はアナログ電流
源14の電流値に等しくなつている。
The current amplification factor of the Tr is usually constant over a collector current operating range of about two digits. Therefore, even if the output current of the current source 24 is passed through each ONTr and the collector current per one transistor decreases, the current amplification factor of the transistor remains unchanged, and equivalently the current as one transistor decreases. The amplification factor also remains unchanged. Therefore, transistors 8 -1 to 8
If -o and transistor 8 -o+1 have the same current amplification factor, then the sum of the base current of transistor 8 -o+1 and the base current of the conducting transistors 8 -1 to 8 -o are becoming equal. Therefore, the current obtained at the output terminal 12 is equal to the current value of the analog current source 14.

また、論理信号が全く入力されない場合は、ト
ランジスタ8-o+1が導通して出力端子13から
NOR出力として電流が取り出される。この出力
端子13からのNOR出力の電流も上記と同様の
理由でアナログ電流源14の電流と等しくなつて
いる。
In addition, if no logic signal is input, transistor 8 -o+1 becomes conductive and outputs from output terminal 13.
Current is extracted as a NOR output. The current of the NOR output from the output terminal 13 is also equal to the current of the analog current source 14 for the same reason as described above.

このように、OR出力であれNOR出力であれ、
常に一定のアナログ定電流源14の電流を取り出
すことができる。従つて、出力端子から出力され
る電流は如何なる場合においてもアナログ電流源
の電流と等しくなるため、高精度アナログ電流ス
イツチ回路を達成することができる。また、回路
構成が単純であるため容易に集積化することがで
き、ひいては低価格化、高信頼度化が可能とな
る。
In this way, whether it is OR output or NOR output,
A constant current from the analog constant current source 14 can be extracted at all times. Therefore, since the current output from the output terminal is equal to the current of the analog current source in any case, a highly accurate analog current switch circuit can be achieved. Furthermore, since the circuit configuration is simple, it can be easily integrated, which in turn makes it possible to lower costs and improve reliability.

第4図は本発明の一実施例を示す図で、高精度
アナログ電流源14からの電流はベース電流補償
トランジスタ17及び定電流源23へ供給され
る。定電流源23はトランジスタ18と抵抗19
とから構成されている。また、増幅器16の出力
は定電流源23及び24のそれぞれを構成するト
ランジスタ18及び20をバイアスして、定電流
源24を定電流源23の電源ミラーとしている。
FIG. 4 is a diagram showing an embodiment of the present invention, in which current from a high-precision analog current source 14 is supplied to a base current compensation transistor 17 and a constant current source 23. Constant current source 23 includes transistor 18 and resistor 19
It is composed of. Further, the output of the amplifier 16 biases the transistors 18 and 20 constituting the constant current sources 23 and 24, respectively, so that the constant current source 24 serves as a power mirror of the constant current source 23.

一方、増幅器16の出力によつてバイアスされ
たレベル・シフト回路15の出力は、ベース電流
補償トランジスタ8-o+1のベースをバイアスして
いる。レベル・シフト回路15にはアナログ電流
源14の出力と基準電位とを増幅器16で比較増
幅して与えており、レベル・シフト回路でこの増
幅器16の出力に一定直流電圧が重畳されてトラ
ンジスタ17および8-o+1のベースバイアス電圧
が与えられる。増幅器16は、アナログ電流源1
4の出力点を仮想接地する負帰還回路を構成すべ
く接続されている。この負帰還回路において、
Tr18とアナログ電流源14が反転増幅段を形
成している。かかる構成により、アナログ電流源
14からの出力電流に応じてトランジスタ18,
20のベース電位も高められるので、トランジス
タ18,20はアナログ電流源14からの出力電
流にかかわらず常に能動領域で動作しアナログ電
流源14からの電流にトランジスタ17のベース
電流を加えたものを常に正確に出力する。また、
トランジスタ17も同様にベースバイアスがアナ
ログ電流源14からの電流に応じて与えられるの
で、トランジスタ18のコレクタにアナログ電流
源14からの電流にトランジスタ17のベース電
流を加えたものを常に正確に与えることができ
る。従つて、アナログ電流源14からの電流の広
い範囲に亘つて正常動作を確保できる。出力端子
12からのOR出力も出力端子13からのNOR出
力も常にアナログ電流源14からの電流に等し
く、ベース電流による誤差をふくまないことは第
3図を参照して説明したが、以下にさらに詳細に
説明する。
On the other hand, the output of the level shift circuit 15 biased by the output of the amplifier 16 biases the base of the base current compensation transistor 8 -o+1 . The level shift circuit 15 is provided with the output of the analog current source 14 and a reference potential which are compared and amplified by an amplifier 16. A constant DC voltage is superimposed on the output of the amplifier 16 in the level shift circuit, and the output of the transistor 17 and A base bias voltage of 8 -o+1 is applied. The amplifier 16 is connected to the analog current source 1
They are connected to form a negative feedback circuit that virtually grounds the output point of No. 4. In this negative feedback circuit,
The Tr 18 and the analog current source 14 form an inverting amplification stage. With this configuration, the transistors 18,
Since the base potential of transistor 20 is also increased, transistors 18 and 20 always operate in the active region regardless of the output current from analog current source 14, and always generate the current from analog current source 14 plus the base current of transistor 17. Output accurately. Also,
Similarly, the base bias of the transistor 17 is applied according to the current from the analog current source 14, so the sum of the current from the analog current source 14 plus the base current of the transistor 17 is always accurately applied to the collector of the transistor 18. I can do it. Therefore, normal operation can be ensured over a wide range of current from the analog current source 14. It was explained with reference to Fig. 3 that the OR output from the output terminal 12 and the NOR output from the output terminal 13 are always equal to the current from the analog current source 14, and do not include the error due to the base current. Explain in detail.

Tr8-1〜Tr8-oのいずれか又は全てのベース
に論理信号が印加され“HIGH”レベルにバイア
スされているとする。この“HIGH”レベル電圧
はTr17及びTr8-o+1のベースをバイアスして
いるレベル・シフト回路15の出力電圧より高く
設定される。Tr8-1〜Tr8-oのうち論理信号が
印加されない限りのTrは“LOW”レベルにバイ
アスされる。この“LOW”レベル電圧は前記レ
ベル・シフト回路の出力電圧より低く設定され
る。“ON”Trのベース電位が“OFF”Trのベー
ス電位及びTr8-o+1のベース電位すなわちレベ
ル・シフト回路の出力レベルに比して高レベルに
バイアスされるから“OFF”Tr及びTr8-o+1
カツトオフ状態となる。増幅器16の入力インピ
ーダンスが充分高く電流源14の電流(I14)に比
して無視しうるとすると、 I14=Ic17(Tr17のコレクタ電流) Ic18=IE17=IC17+IB17 =IC17(1+1/β17) IE18=IC18+IB18=IC18(1+1/β18) 今R19=R21及びTr18=Tr20とすると IE18=IE20,β18=β20(βは電流増幅率) 又ONTr全体で1つのトランジスタを形成してい
るとすると、 IE(ONTr)=Ic(ONTr) +IB(ONTr) =Ic(ONTr)(1+1/βONTr) Ic20=IE(ONTr) IE20=Ic20+IB20=Ic20 (1+1/β20) 以上よりIc(ONTr)=βONTr/βONTr+1 ・IE(ONTr) =(βONTr/βONTr+1)・ (β17+1/β17)・(β20/β20+1) (β18+1/β18)・I14 =βONTr/βONTr+1)・ (β17/β17+1)・I14 すなわち、スイツチのONしているトランジスタ
を介して端子12を介して流れる出力電流と電流
源14の電流I14との間の誤差は、Tr17の電流増
幅率β17とオンしているTr全体を1つのTrと見
なした時の電流増幅率βONTrとで決定される。
It is assumed that a logic signal is applied to the bases of any or all of Tr8-1 to Tr8 -o and biased to a "HIGH" level. This "HIGH" level voltage is set higher than the output voltage of the level shift circuit 15 that biases the bases of Tr17 and Tr8 -o+1 . Among Tr8 -1 to Tr8 -o , the Tr to which no logic signal is applied is biased to the "LOW" level. This "LOW" level voltage is set lower than the output voltage of the level shift circuit. Since the base potential of the "ON" Tr is biased to a higher level than the base potential of the "OFF" Tr and the base potential of Tr8 -o+1 , that is, the output level of the level shift circuit, the "OFF" Tr and Tr8 - o+1 is in the cutoff state. Assuming that the input impedance of the amplifier 16 is sufficiently high and can be ignored compared to the current (I 14 ) of the current source 14, I 14 = I c17 (collector current of Tr 17) I c18 = I E17 = I C17 + I B17 = I C17 (1+1/β 17 ) I E18 = I C18 + I B18 = I C18 (1+1/β 18 ) Now, assuming R 19 = R 21 and Tr 18 = Tr 20 , I E18 = I E20 , β 18 = β 20 (β is the current amplification factor) Also, assuming that the entire ONTr forms one transistor, I E (ONTr) = I c (ONTr) + I B (ONTr) = I c (ONTr) (1+1/βONTr) I c20 = I E (ONTr) I E20 = I c20 + I B20 = I c20 (1+1/β 20 ) From the above, I c (ONTr) = βONTr/βONTr+1 ・I E (ONTr) = (βONTr/βONTr+1)・ (β 17 +1/ β 17 )・(β 2020 +1) (β 18 +1/β 18 )・I 14 =βONTr/βONTr+1)・(β 1717 +1)・I 14 In other words, the ON transistor of the switch The error between the output current flowing through the terminal 12 and the current I 14 of the current source 14 is determined by the current amplification factor β 17 of the Tr 17 and the entire turned-on Tr considered as one Tr. It is determined by the current amplification factor βONTr.

βONTr=β17であればIc(ONTr)=I14 となる。すなわち、Tr17はスイツチのONしてい
るトランジスタを介して端子12への出力状態に
おいてもベース電流誤差を補償する動作を行な
う。
If βONTr= β17 , then Ic (ONTr)= I14 . That is, Tr 17 operates to compensate for the base current error even in the output state to terminal 12 via the transistor whose switch is ON.

このように本発明によれば、如何なる場合にお
いてもアナログ電流源電流と等しい電流が出力さ
れるため、高精度アナログ電流スイツチ回路が構
成され、しかも回路構成が単純であるため集積化
が極めて容易になる。
In this way, according to the present invention, a current equal to the analog current source current is output in any case, so a high-precision analog current switch circuit is constructed, and since the circuit configuration is simple, integration is extremely easy. Become.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は従来のアナログ電流スイツ
チ回路を示す図、第3図は本発明の原理説明図、
第4図は本発明の一実施例を示す回路図である。 1……NAND回路、2……電流スイツチ回路、
3,9,14……アナログ電流源、4,5,1
2,13……出力端子、6……OR回路、7,1
1,15……レベル・シフト回路、8-1〜8-o+
,17,18,20……トランジスタ、11-1
〜11-o……論理入力端子、16……増幅器、2
3,24……定電流源。
1 and 2 are diagrams showing a conventional analog current switch circuit, and FIG. 3 is a diagram explaining the principle of the present invention.
FIG. 4 is a circuit diagram showing one embodiment of the present invention. 1...NAND circuit, 2...Current switch circuit,
3, 9, 14...Analog current source, 4, 5, 1
2, 13... Output terminal, 6... OR circuit, 7, 1
1, 15...Level shift circuit, 8 -1 to 8 -o+
1 , 17, 18, 20...transistor, 11 -1
~11 -o ...Logic input terminal, 16...Amplifier, 2
3, 24...constant current source.

Claims (1)

【特許請求の範囲】[Claims] 1 エミツタおよびコレクタが共通に接続され、
それぞれのベースに論理入力信号を受けるトラン
ジスタ群と、前記トランジスタ群と差動接続され
た第1のトランジスタと、制御されるべき電流を
供給する電流供給手段と、該電流供給手段からの
電流をコレクタに受ける第2のトランジスタと、
該第2のトランジスタのエミツタからの電流を受
ける第1の電流源と、前記トランジスタ群および
前記第1のトランジスタとの差動接続点からの電
流を受ける第2の電流源と、前記第1および第2
のトランジスタの各ベースに前記論理入力信号の
高レベルと低レベルとの中間値をもつ同じベース
バイアスを与える手段と、入力が前記電流供給手
段の出力に接続され出力が前記第1及び第2の電
流源を構成するトランジスタの各ベースに共通接
続される増幅器を含むことを特徴とするアナログ
電流スイツチ回路。
1 The emitter and collector are commonly connected,
A group of transistors each receiving a logic input signal at their bases, a first transistor differentially connected to the transistor group, current supply means for supplying a current to be controlled, and a collector for the current from the current supply means. a second transistor received by the
a first current source that receives current from the emitter of the second transistor; a second current source that receives current from a differential connection point between the transistor group and the first transistor; Second
means for applying the same base bias having an intermediate value between the high level and the low level of the logic input signal to each base of the transistors of the transistors; An analog current switch circuit comprising an amplifier commonly connected to the bases of transistors constituting a current source.
JP10808076A 1976-09-09 1976-09-09 Analog current switch circuit Granted JPS5333044A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10808076A JPS5333044A (en) 1976-09-09 1976-09-09 Analog current switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10808076A JPS5333044A (en) 1976-09-09 1976-09-09 Analog current switch circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP17536585A Division JPS6192033A (en) 1985-08-09 1985-08-09 Analog current switching circuit

Publications (2)

Publication Number Publication Date
JPS5333044A JPS5333044A (en) 1978-03-28
JPS6160617B2 true JPS6160617B2 (en) 1986-12-22

Family

ID=14475353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10808076A Granted JPS5333044A (en) 1976-09-09 1976-09-09 Analog current switch circuit

Country Status (1)

Country Link
JP (1) JPS5333044A (en)

Also Published As

Publication number Publication date
JPS5333044A (en) 1978-03-28

Similar Documents

Publication Publication Date Title
EP0219682B1 (en) A current to voltage converter circuit
JPH03119814A (en) Current mirror circuit
JPS6160617B2 (en)
JPS6154286B2 (en)
JPH09105763A (en) Comparator circuit
JPS592433A (en) Sampling circuit
JPH01162005A (en) Amplifying circuit
JP2594541Y2 (en) Amplifier circuit
JP2723563B2 (en) Variable current source
JPS6221310A (en) Current constant multiple circuit
JPH0151209B2 (en)
JPH0115224Y2 (en)
JPS6259487B2 (en)
JP2661138B2 (en) Current amplifier circuit
JPH1188148A (en) Ecl logic circuit
JPH0754893B2 (en) Level shift circuit
JP2600648B2 (en) Differential amplifier circuit
US5204638A (en) Intrinsic offset recovery circuit particularly for amplifiers
JPH0326670Y2 (en)
JP2833053B2 (en) Transistor circuit
JPH0353804B2 (en)
JPS6155805B2 (en)
JPH051647B2 (en)
JPH0577084B2 (en)
JPH063868B2 (en) Differential type comparator circuit