JPS6161144B2

JPS6161144B2 -

Info

Publication number: JPS6161144B2
Application number: JP54170799A
Authority: JP
Inventors: Saburo Kaneda; Jukichi Ikuta
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1979-12-29
Filing date: 1979-12-29
Publication date: 1986-12-24
Also published as: JPS5698766A

Description

【発明の詳細な説明】本発明は、仮想記憶制御方式、特に中央処理装
置アドレス変換機能とチヤネル・アドレス変換機
能とをそなえかつソフトウエアが論理アドレスを
もつて上記両者アドレス変換機能をアクセスでき
るようにされていた既存のシステムに簡単な変換
を加えて、上記アドレス変換機能に対して、ソフ
トウエアからの依頼のもとでハードウエアのみが
アクセスできるようにし、システムの安全性を高
め、かつ仮想記憶制御に関してソフトウエアによ
る処理とハードウエアによる処理との協調を行う
ようにした仮想記憶制御方式に関するものであ
る。

従来から中央処理装置の処理に関して論理アド
レスを実アドレスに変換する中央処理装置アドレ
ス変換機能は例えば第２図を参照して後述する如
く広く知られている。またこのアドレス変換機能
をチヤンネルの処理に関するものにまで適用する
ことが試みられ、このチヤネル・アドレス変換機
能は第３図ないし第６図を参照して後述する如く
本出願人がFACOM Ｍシリーズと呼ばれる機種
に導入している。しかし、これらのアドレス変換
機能は論理アドレスによつてアドレス変換テーブ
ルを直接アクセスできるものであつた。

これに対して、最近（1979年１月末）に発表さ
れた或る種の機種においては、比較的小規模シス
テムに見合うような新しいアドレス変換機能が導
入された。これは大略次の如きものであると考え
てよい。即ち、ソフトウエアは論理アドレスのみ
を認識すればよく、アドレス変換テーブルについ
てはハードウエアが主記憶装置上に展開してソフ
トウエアによつて直接アクセスできないように
し、システムの安全性を守り、チヤネル・アドレ
ス変換機能により性能を向上させるようにしてい
る。そして上記アドレス変換テーブルは、ソフト
ウエアからの依頼にもとづいてハードウエアが特
殊命令を使用してアクセスし、かつメンテナンス
を行なうようにしている。またチヤネルの処理に
関するアドレス変換も同様である。

本発明は、既存のチヤネル変換機能をもつ機種
に比較的簡単な変更を導入するだけで上記新しい
アドレス変換機能を実現できるようにすることを
目的としている。そしてそのために本発明の仮想
記憶制御方式は、与えられた論理アドレスをして
中央処理装置の処理に関して実アドレスに変換す
る中央処理装置アドレス変換手段と、与えられた
論理アドレスをしてチヤネルの処理に関して実ア
ドレスに変換する際、当該変換処理に用いるサブ
チヤネル・トランスレーシヨン・ワードをチヤネ
ルに対して通知することにより行なうチヤネル・
アドレス変換手段とを備え、上記両アドレス変換
処理に当つて少なくともセグメント・テーブルと
ページ・テーブルとを実記憶上に保持するデータ
処理システムにおいて、上記セグメント・テーブ
ルと上記ページ・テーブルとを論理アドレスによ
つて割当てられてなくかつハードウエアがシミユ
レーシヨンを行なうための上記実記憶上のハード
ウエア使用領域上に割付けて、上記アドレス変換
手段をハードウエアによつてのみアクセスできる
よう構成すると共に、論理ページ単位対応に存在
しかつソフトウエアが利用できるストレージ・キ
イ情報とページ・ビツト情報とを上記ハードウエ
ア使用領域に割付けておいて上記両情報またはい
ずれか一方の情報をアクセスする予め定められた
命令が与えられたとき当該命令によつて指定され
る論理ページ・アドレスと予め定めたアドレスと
をインデツクスしてアクセスするよう構成し、更
に上記ハードウエア使用領域は、ソフトウエアと
ハードウエアとが使用できる仮想記憶ページと、
ハードウエアのみが使用できるフレームとに関す
る管理情報を自己領域上に保持するよう構成され
てなり、予め定められた命令によつて、上記管理
情報を参照して、上記仮想記憶ページをソフトウ
エアが使用可能または使用不能状態にセツトする
よう構成されたことを特徴としている。以下図面
を参照しつつ説明する。

第１図は従来のアドレス変換機能と新しいアド
レス変換機能とをソフトウエアが認識できるアド
レス空間のもとで比較する説明図、第２図は従来
の中央処理装置の処理に関する中央処理装置アド
レス変換機能の概念を説明する説明図、第３図な
いし第６図は既存の機種がもつチヤンネル・アド
レス変換機能を説明する説明図、第７図および第
８図は上記新しいアドレス変換機能について説明
する上に用いる説明図、第９図は本発明に用いる
バーチヤル・ストレージ・キイをアクセスする一
実施例を説明する説明図、第１０図は本発明にお
いて用いるページの状態を規定する一実施例態様
を説明する説明図、第１１図は本発明に用いるペ
ージ制御とフレーム制御の一実施例態様を説明す
る説明図、第１２図は本発明に用いるチヤネル・
アドレス変換の一実施例態様を説明する説明図、
第１３図は本発明の要部に関する一実施例を実記
憶上で説明するための説明図を示す。

第１図において、１は仮想記憶空間、２は実記
憶空間、３はプログラム領域、４はデータ領域、
５はセグメント・テーブル、６はページ・テーブ
ルを表わしている。なお図中のセグメント・テー
ブル５とページ・テーブル６とはアドレス変換に
用いるテーブルであると考えてよい。

既存の機種においては、ソフトウエアが図示枠
７で示す如く、セグメント・テーブル５やペー
ジ・テーブル６を認識できるようにされていた。
即ち論理アドレスによつてアクセスすることによ
つて当該論理アドレスが実アドレスに変換されて
上記セグメント・テーブル５やページ・テーブル
６をアクセスできるようにされていた。勿論言う
までもなくプログラム領域３やデータ領域４をア
クセスできた。これに対して、上述の新しいアド
レス変換機能においては、図示枠８で示す如く、
ソフトウエアは仮想記憶空間１上のプログラム領
域３やデータ領域４のみしか直接アクセスできな
いようにされている。そして比較的小規模システ
ムにおいて、ユーザが（ソフトウエアが）誤つて
セグメント・テーブル５やページ・テーブル６を
アクセスしないように配慮されている。

以下既存の機種における中央処理装置アドレス
変換機能とチヤネル・アドレス変換機能とを概略
説明しておく。

〔〕中央処理装置アドレス変換機能。

第２図は従来の中央処理装置の処理に関する
アドレス変換機能の概念を説明している。図中
の符号５，６は第１図に対応し、９はアクセス
のために与えられた論理アドレス、１０はコン
トロール・レジスタ、１１はトランスレーシヨ
ン・ルワクアサイド・バツフア（以下TLBと
いう）、１２は変換結果の実アドレス、１３，
１４はインデツクス処理を表わしている。過去
においてセグメント・テーブル５やページ・テ
ーブル６を用いて変換されたことのある論理ペ
ージ・アドレスと実ページ・アドレスとが対に
されてTLB１１内に格納されている。そし
て、論理アドレス９が与えられると、該論理ア
ドレス９のセグメント部とページ部とコントロ
ール・レジスタ１０の内容とによつて、TLB
１１が索引される。もしもTLB１１上に所望
の論理ページ・実ページ対が存在すれば、周知
の如く、当該対に記述されている実ページがも
つてこられて実アドレス１２が生成される。し
かし、TLB１１上に所望の対が存在しない場
合、論理アドレス９のセグメント部とコントロ
ール・レジスタ１０の内容とによつてセグメン
ト・テーブル５が索引され、その結果と論理ア
ドレス９のページ部とによつてページ・テーブ
ル６が索引され、ページ・テーブル６から読出
された値を実ページ・アドレスとして実アドレ
ス１２を生成する。そして、このとき得られた
論理ページ・実ページ対はTLB１１内に格納
されて次の利用にそなえる。

〔〕チヤネル・アドレス変換機能既存の機種におけるチヤネル・アドレス変換
機能においては、第３図図示の如く、アドレス
変換に必要な情報はオペレーテイング・システ
ムによつて付加されるTVL（トランスフア・
インツー・バーチヤル・アンド・ロツク）コマ
ンドによつてチヤネルのハードウエアに伝達さ
れる。即ち、主記憶上のPSA（パーマネント・
ストレージ・エリア）１５に存在している
CAW１６にもとづいてTVLコマンドを含むコ
マンド群１７がオペレーテイング・システムに
よつて付加され、TVLコマンドによつて与え
られる情報（後述するサブチヤネル・トランス
レーシヨン・ワードSTW）を用いて実アドレ
スを求めて、ユーザのチヤネル・プログラム１
８の存在位置を指すようにされる。

第４図はTVLコマンドの一実施例フオーマ
ツトを表わしており、64ビツトの情報で与えら
れている。この中には、(i)次のCCWの存在位
置を示すアドレス、(ii)セグメントの長さ、(iii)セ
グメント・テーブルの先頭アドレス、(iv)ページ
の大きさを指示するページ・サイズPS、(v)セ
グメントの大きさを指示するセグメント・サイ
ズSSが含まれている。なお、ページ・サイズ
は２ビツトで与えられ、「01」の場合ページが
2Kサイズのものであり、「10」の場合4Kサイ
ズのものであることが指示される。またセグメ
ント・サイズは２ビツトで与えられ、「00」の
場合64Kサイズのものであり、「10」の場合1M
サイズのものであることが指示される。

第５図は、与えられた論理ページと上記ペー
ジと上記TVLコマンドによつて教えられたサ
ブチヤネル・トランスレーシヨン・ワード
STWとによつて実アドレスを得る処理を示し
ている。図中の符号５，６は第２図に対応し、
１９は論理アドレス、２０はSTW、２１は変
換された結果の実アドレス、２２，２３は夫々
インデツクス処理を表わしている。

チヤネルは、上述の如くTVLコマンドによ
つてSTWを教えられ、与えられた論理アドレ
ス１９のセグメント部とSTW２０のセグメン
ト・テーブル先頭アドレス部とによつてセグメ
ント・テーブルの所定のエントリがアクセスさ
れ、その結果と論理アドレス１９のページ部と
によつてページ・テーブル６の所定のエントリ
がアクセスされ、ページ・テーブル６から読出
された値を用いて実アドレス２１を得るように
される。

第６図Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆはページ・テ
ーブル６内の１つのエントリのデータ・フオー
マツトの一実施例を示している。第６図Ａ，
Ｂ，Ｃはページが4Kサイズである場合であ
り、第６図Ｄ，Ｅ，Ｆはページが2Kサイズで
ある場合である。また第６図を横方向にみて、
第６図Ａ，Ｄはチヤネル・アドレス変換が無効
である場合に中央処理装置アドレス変換機能が
利用するページ・テーブル・エントリであり、
4Kサイズのページの場合（第６図Ａ）には第
12ビツトＩがまた2Kサイズの場合（第６図
Ｄ）には第13ビツトＩがインバリツド・ビツト
とされ、該ビツトＩが論理「１」の場には当該
ページは無効なものとされる。そして斜線で示
すビツトはアドレス変換処理に関して無視され
るものである（以下同様）。第６図Ｂ，Ｅは、
チヤネル・アドレス変換が有効である場合にお
いて、中央処理装置アドレス変換機能が利用す
るページ・テーブル・エントリである。上記と
同様に第12ビツト（第６図Ｂ）と第13ビツト
（第６図Ｅ）とがインバリツド・ビツトとさ
れ、論理「１」の場合に中央処理装置アドレス
変換に関して当該ページは無効なものとされ
る。第６図Ｃ，Ｆはチヤネル・アドレス変換が
有効である場合において、チヤネル・アドレス
変換機能が利用するページ・テーブル・エント
リである。この場合第14ビツト（第６図Ｃと第
６図Ｆ）に示すビツトCHIがインバリツド・ビ
ツトとされる。そして該インバリツド・ビツト
CHIが論理「１」の場合チヤネル・アドレス変
換に関して当該ページは無効なものとされる。

勿論第６図Ｂ，Ｃの場合において第12ビツト
と第14ビツトとが「00」、「10」、「11」のパター
ンが存在し得るものであり、第６図Ｅ，Ｆの場
合において第13ビツトと第14ビツトとが
「00」、「10」、「11」のパターンが存在し得る。
そして、パターン「00」の場合には中央処理装
置アドレス変換機能とチヤネル・アドレス変換
機能とのいずれが利用する場合にも有効なペー
ジであり、パターン「10」の場合にはチヤネ
ル・アドレス変換機能が利用する場合にのみ有
効なものであり、パターン「11」の場合には、
両者のアドレス変換機能のいずれに対しても無
効なものとなる。なお第６図に示す如く、中央
処理装置アドレス変換機能に対するインバリツ
ド・ビツトＩとチヤネル・アドレス変換機能に
対するインバリツド・ビツトCHIとを分けても
うけたのは、中央処理装置による使用状況とチ
ヤネルによる使用状況とを明確にしてインテグ
リテイを上げるためである。

既存の機種においては、上記の如き中央処理
装置アドレス変換機能とチヤネル・アドレス変
換機能とをそなえているものであるが、次に上
述の新しいアドレス変換機能についての概要を
述べる。

〔〕新しいアドレス変換機能。

この点は本願発明に関連するものとしては重
要なものではないが、該新しいアドレス変換機
能を用いた機種は2Kバイトの整数倍で最大
16MBのシングル・バーチヤルの記憶装置をも
つている。

(A) 仮想記憶に関して次の概念が導入されてい
る。

(i) ストレージ・キイ。

第７図図示の如く、従来のものと同様な
ビツト構成をそなえているが、論理ページ
対応に７ビツトのキイが与えられており、
特殊な命令例えばISK、SSK、RRB、Set
Page Bits、Insert Page Bitsの各命令に
よつてアクセスされるようになつている。

(ii) ページ・ビツト。

ソフトウエアが例えばリプレースを禁止
するなどのために利用するためのものであ
つて、論理ページ対応に３ビツトよりなつ
ている。特殊な命令Set Page Bitsや
Insert Page Bitsによつてアクセスするこ
とができるようになつている。

(iii) ページの状態。

各論理ページは次の３つの状態をもち得
るようにされている。即ち、ａ disconnected；当該ページが割当てら
れていない状態であつて中央処理装置も
チヤネルも共にアクセスできない状態で
ある。仮にアクセスしたとするとアドレ
ス例外となる。

ｂ connected；対応するページは割当て
られているが、チヤネルがアクセスする
ことは許されるが中央処理装置がアクセ
スすることを禁止される状態である。

ｃ addressable；中央処理装置とチヤネ
ルとがいずれもアクセスできる状態であ
る。

上記３つの状態は第８図図示の遷移図に示
す如く特殊な命令によつて状態変更を与える
ことができる。

(iv) フレーメ・インデツクス。

既存の機種における実アドレスに対応す
る概念であると考えてよく、ハードウエア
が使用するもので、16ビツトの２進整数が
マシンに存在するページ・フレームに対し
て割当てられている。

(v) ページおよびフレーム制御。

ページおよびフレームを制御するために
次の４つのカウンタがもうけられている。
即ち、ａ Page Capacity Count；仮想記憶のペ
ージ数を指示する。

ｂ Existing Frame Capacity Count；
実装されているページ数を指示する。

ｃ Available Frame Capacity Count；
上記Connected状態にあるあるいは
Connected状態にすることができるペー
ジ数を指示する。

ｄ Free Frame Capacity Count；現在
のConnectedされていない利用可能なペ
ージ数を指示する。

(B) 仮想記憶を制御する命令は次の如きものが
用いられている。

(i) Clear Page；指定されたページをゼロ
クリヤする。

(ii) Connect Page；上記disconnected状態
にあるページをconnected状態にし、その
フレーム・インデツクスを汎用レジスタ
GR（R₁）に入れる。

(iii) Deconfigure Page；指定されたページ
をdisconnected状態にして２度と再び
Connected状態にしないようにする。

(iv) Disconnected Page；指定されたページ
をdisconnected状態にして、対応するスト
レージ・キイのＲビツトおよびＣビツト
（第７図）を零にする。

(v) Insert Page Bits；指定されたページの
３ビツトよりなる上記ページ・ビツトと、
対応するストレージ・キイのＲビツトおよ
びＣビツトの内容とが汎用レジスタGR
（R₁）にセツトされる。

(vi) Load Frame Index；指定されたページ
のページ・フレームが汎用レジスタGR
（R₁）にセツトされる。

(vii) Make Addressable；指定されたページ
をaddressable状態にする。

(viii) Make Unaddressable；指定されたペー
ジをconnected状態にする。

(ix) Set Page Bits；指定されたページに対
応するストレージ・キイのＲビツトとＣビ
ツトとが読出され、条件コードがセツトさ
れる。その後指定されたページのページ・
ビツトと、ＲビツトおよびＣビツトが汎用
レジスタGR（R₁）からセツトされる。

(x) Store Capacity Count；上記第(A)項(v)
に述べた夫々のカウンタの内容が、指定さ
れた主記憶に格納される。

上記において、新しいアドレス変換機能に
ついて概略説明したが、以下当該新しいアド
レス変換機能に対応する機能を、上記既存の
機種における中央処理装置アドレス変換機能
とチヤネル・アドレス変換機能とを利用して
実現する本発明の一実施例について説明す
る。

〔〕ストレージ・キイとページ・ビツトの取
扱い。

上記新しいアドレス変換機能においては、上
記ストレージ・キイとページ・ビツトとは論理
ページに対応して与えられるが、特殊な命令に
よつてハードウエアの介在のもとでアクセスで
きるようにされている。このために、本発明に
おいては、第９図に示す如く構成する。第９図
において、図中の符号２２は与えられた論理ア
ドレス、２３はバーチヤル・ストレージ・キ
イ・テーブル、２４はバーチヤル・キイ先頭ア
ドレスであつてバーチヤル・ストレージ・キ
イ・テーブル２３の先頭アドレスを与えるも
の、２５はインデツクス処理を表わしている。

バーチヤル・ストレージ・キイ・テーブル２
３は、論理アドレスによつて割当てられなくか
つハードウエアがシミユレーシヨンを行なうた
めの実記憶上のハードウエア使用領域（第１３
図参照）にもうけられる。そして該テーブル２
３の各エントリには、上述のストレージ・キイ
（ACC、Ｆ、Ｒ、Ｃ）と上述のページ・ビツト
とが与えられる。

該ストレージ・キイとページ・ビツトとは上
述の如く論理ページに対応する存在する。この
ために或る論理アドレス２２が与えられると
き、当該論理ページに対応して１つのエントリ
がアクセスされるべきである。但し、論理アド
レス２２によつて直接アクセスされ得るべきで
はない。このために、本発明の場合には上述の
如く、テーブル２３がハードウエア使用領域上
に置かれ、特殊な命令によつてハードウエアに
対してアクセス依頼があつたとき、ハードウエ
アは論理アドレス２２のページ部と上述のバー
チヤル・キイ先頭２４とをインデツクスして所
定の１つのエントリをアクセスできるようにし
ている。

〔〕ページの状態の取扱い。

上述の如く、新しいアドレス変換機能におい
ては、３つの状態が存在している。しかし、既
存の機種においては第６図を参照して説明した
如く、中央処理装置アドレス変換機能に対する
インバリツド・ビツトＩとチヤネル・アドレス
変換機能に対するインバリツド・ビツトCHIと
が各ページに対応して（ページ・テーブル６内
のエントリに）存在している。このことをその
まま利用して、本発明の場合、第１０図に示す
如く、インバリツド・ビツトＩとCHIとのパタ
ーン「11」を上述のdisconnected状態に対応づ
け、パターン「10」を上述のconnected状態に
対応づけ、パターン「00」を上述の
addressable状態に対応づける。そして上記第
〔〕項(B)に述べた如き命令によつて上記イン
バリツド・ビツトＩとCHIとを書替えるように
する。

〔〕フレーム・インデツクスの取扱い。

新しいアドレス変換機能における上述のフレ
ーム・インデツクスは、上述した如く既存の機
種の実アドレスに対応しているものである。こ
のことから、本発明においては既存の機種の実
アドレスと一致させるようにする。

〔〕ページおよびフレーム制御の取扱い。

新しいアドレス変換機能においては、４つの
カウンタをそなえて、ページやフレームを管理
している。そしてこれらカウンタは論理アドレ
スによつて直接アクセスできないものである。
このことから、本発明の場合、第１１図図示の
如く、４つのカウンタを構成する。即ち図示カ
ウンタ２６，２７，２８，２９をして、論理ア
ドレスによつて割当てられてなくかつハードウ
エアがシミユレーシヨンを行なうための実記憶
上のハードウエア使用領域（第１３図参照）に
もうける。そしてそれに対応して、第１１図図
示の如く、Unavailable Pageキユー３０と
Free Pageキユー３１とを同じようにハードウ
エア使用領域にもうけ、該各キユーの先頭アド
レスと最終アドレスとを管理する。即ち例えば
Free Pageとなつているページのフレーム・イ
ンデツクスをキユー３１上に書込んでおくよう
する。

〔〕チヤネル・アドレス変換機能との調和。

第３図ないし第５図を参照して説明した如
く、既存の機種におけるチヤネル・アドレス変
換機能においては、チヤネルは上述のTVLコ
マンドによつて教えられたSTWにもとづいて
アドレス変換を行なうようにされている。

新しいアドレス変換機能に上記既存の機種の
チヤネル・アドレス変換機能を利用する場合、
チヤネルに対して上記STWを供給することが
必要となる。しかし、該STWは既存の機種に
おける場合のように、オペレーシヨン・システ
ムが介在してSTWを与えるようにすることが
できない。このために、本発明においては次の
２つの方式が提供される。

(A) その１つは、該新しいアドレス変換機能が
適用されるシステムは、シングル・バーチヤ
ル・システムであつて、いわゆるマルチ・バ
ーチヤル・システムではない。このことを利
用して、STW情報をチヤネルに対してイン
プリシツトに指示しておくようにする。即ち
例えばＩ／Ｏシステム・リセツト時にSTW
情報を伝達しておくようにする。

(B) 他の１つは、スタートＩ／Ｏ命令を検出し
たとき、命令処理の一環として上述のTVL
コマンドを生成してチヤネルに指示するよう
にする。

第１２図Ａは上記(A)の方式の場合に対応する
ものであつて、STW情報がチヤネルにインプ
リシツトに与えられており、チヤネルは当該
STW準報にもとづいてアドレス変換を行な
う。第１２図Ｂは上記(B)の方式の場合に対応す
るものであつて、論理アドレスの０ページに存
在しているCAW中の「次のCCWアドレス」α
をTVLコマンド中に取入れ、命令処理の一環
としてセグメント・テーブル５やページ・テー
ブル６を索引するようにする。

第１３図は本発明の要部に関する一実施例を
実記憶上で説明するための説明図を示してい
る。図中の符号５，６，１０は第２図および第
６図に対応するもの、符号２３は第９図に対応
するもの、符号２６ないし３１は第１１図に対
応するもの、３２は実記憶上のハードウエア使
用領域であつて論理アドレスによつて割当てら
れなく論理アドレスによつてアクセスできない
領域、３３はページングで使用される領域であ
つて論理アドレスによつてアクセスできる領域
を表わしている。

本発明の場合、第９図以降の説明において述
べた如く、バーチヤル・ストレージ・キイ・テ
ーブル２３、カウンタ２６ないし２９、キユー
３０，３１が夫々第１３図図示の如くハードウ
エア使用領域３２上に置かれ、ソフトウエアか
らの特殊な命令による依頼にもとづいてハード
ウエアがアクセスできるようにされる。また更
にセグメント・テーブル５やページ・テーブル
６もまたハードウエア使用領域３２に置かれ
て、ソフトウエアが論理アドレスをもつて直接
アクセスできないように配慮される。そして上
記第〔〕項以下に説明した如き対策をとるこ
とによつて、ソフトウエアが認識できる空間は
第１図図示の枠８内のものとなる。

以上説明した如く、本発明によれば、既存の機
種の中央処理装置アドレス変換機能とチヤネル・
アドレス変換機能とを利用して、上述の新しいア
ドレス変換機能を達成することが可能となる。

【図面の簡単な説明】

第１図は従来のアドレス変換機能と新しいアド
レス変換機能とをソフトウエアが認識できるアド
レス空間のもとで比較する説明図、第２図は従来
の中央処理装置の処理に関する中央処理装置アド
レス変換機能の概念を説明する説明図、第３図な
いし第６図は既存の機種がもつチヤネル・アドレ
ス変換機能を説明する説明図、第７図および第８
図は上記新しいアドレス変換機能について説明す
る上に用いる説明図、第９図は本発明に用いるバ
ーチヤル・ストレージ・キイをアクセスする一実
施例を説明する説明図、第１０図は本発明におい
て用いるページの状態を規定する一実施例態様を
説明する説明図、第１１図は本発明に用いるペー
ジ制御とフレーム制御の一実施例態様を説明する
説明図、第１２図は本発明に用いるチヤネル・ア
ドレス変換の一実施例態様を説明する説明図、第
１３図は本発明の要部に関する一実施例を実記憶
上で説明するための説明図を示す。図中、１は仮想記憶空間、２は実記憶空間、５
はセグメント・テーブル、６はページ・テーブ
ル、１０はコントロール・レジスタ、１１は
TLB、１５はパーマネント・ストレージ・エリ
ア、２０はSTW、２４はバーチヤル・キイ先頭
アドレス、２３はバーチヤル・ストレージ・キ
イ・テーブル、２６ないし２９は夫々カウンタ、
３０，３１は夫々キユー、３２はハードウエア使
用領域、３３はページングで使用される領域を表
わす。

Claims

【特許請求の範囲】

１与えられた論理アドレスをして中央処理装置
の処理に関して実アドレスに変換する中央処理装
置アドレス変換手段と、与えられた論理アドレス
をしてチヤネルの処理に関して実アドレスに変換
する際、当該変換処理に用いるサブチヤネル・ト
ランスレーシヨン・ワードをチヤネルに対して通
知することにより行なうチヤネル・アドレス変換
手段とを備え、上記両アドレス変換処理に当つて
少なくともセグメント・テーブルとページ・テー
ブルとを実記憶上に保持するデータ処理システム
において、上記セグメント・テーブルと上記ペー
ジ・テーブルとを論理アドレスによつて割当てら
れてなくかつハードウエアがシミユレーシヨンを
行なうための上記実記憶上のハードウエア使用領
域上に割付けて、上記アドレス変換手段をハード
ウエアによつてのみアクセスできるよう構成する
と共に、論理ページ単位対応に存在しかつソフト
ウエアが利用できるストレージ・キイ情報とペー
ジ・ビツト情報とを上記ハードウエア使用領域に
割付けておいて上記両情報またはいずれか一方の
情報をアクセスする予め定められた命令が与えら
れたとき当該命令によつて指定される論理ペー
ジ・アドレスと予め定めたアドレスとをインデツ
クスしてアクセスするよう構成し、更に上記ハー
ドウエア使用領域は、ソフトウエアとハードウエ
アとが使用できる仮想記憶ページと、ハードウエ
アのみが使用できるフレームとに関する管理情報
を自己領域上に保持するよう構成されてなり、予
め定められた命令によつて、上記管理情報を参照
して、上記仮想記憶ページをソフトウエアが使用
可能または使用不能状態にセツトするよう構成さ
れたことを特徴とする仮想記憶制御方式。