JPS6161539B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体装置、特に縦型静電誘導トラ
ンジスタ（SIT）やFET等ほぼ同一平面上で高不
純物密度第１領域（例えばゲート領域）に周囲を
囲まれた高不純物密度第２領域（例えばソース領
域またはドレイン領域）を有する構造を含む半導
体装置の製造方法に関するものである。

第１図に、上記半導体装置の一例として横型バ
イポーラ・トランジスタを負荷とするSITL中の
SITを示し、従来製造方法の問題点、限界につい
て説明する。

第１図ａは、いわゆる平面型・倒立型SITを含
むSITLの平面図で、簡単のため酸化膜は省き描
いてない。第１図ｂは、第１図ａのAA′線に沿つ
た断面図である。負荷である横型pnpバイポー
ラ・トランジスタはｐ⁺エミツタ（インジエク
タ）領域１５、ｎ^-ベース（エピタキシヤル）領
域１３、ｐ⁺コレクタ（ゲート）領域１４より構
成され、倒立型SITは、上記第２領域であるとこ
ろのｎ⁺ドレイン領域１１を囲む形での上記第１
領域であるｐ⁺ゲート領域１４と、ｎ^-チヤネル
（エピタキシヤル）領域１３、及び基板間のｎ⁺ソ
ース領域１２より成り、ドレイン電極１はドレイ
ン・コンタクト開孔部１１１を介してｎ⁺ドレイ
ン領域１１に、ゲート電極４はゲート・コンタク
ト開孔部１１４を介してｐ⁺ゲート領域に接続さ
れている。同様に、インジエクタ電極５は、イン
ジエクタ・コンタクト開孔部１１５を介してｐ⁺
インジエクタ領域１５に接続され、ｎ⁺ソース領
域１２は通常接地されている。この構造の通常の
従来製造方法は、まずｎ⁺ソース領域１２となる
基板または埋め込み層上にｎ^-エピタキシヤル成
長層１３を形成した後、酸化、フオトリングラフ
イ技術、選択拡散によつてｐ⁺インジエクタ領域
１５、ｐ⁺ゲート領域１４を形成する。高速性、
低消費電力性のため、ｐ⁺ゲート領域１４の面積
は通常小さいことが望ましく細い線幅で拡散用開
孔（第１開孔）が要求されるが、現状のフオトリ
ソグラフイ技術では、数μｍ以下、典型的には約
２μｍ以下は再現性の点で困難である。電子ビー
ム露光では１μｍ以下の開孔も可能であるが、量
産化には至つていない。次に、ｐ⁺ゲート領域１
４に囲まれる形でｎ⁺ドレイン領域１１形成用開
孔（第２開孔）を行なうが、上述と同様にゲー
ト・ドレイン間容量減少のため細い開孔が望さ
れ、かつ正確な位置合わせが必要である。これ
は、ｐ⁺ゲート領域１４に囲まれる内側のｎ^-チヤ
ンネル領域１３の幅（ゲート・スペーシング）が
狭くなる程厳しく要求される。ゲート・スペーシ
ングは、ｎ^-チヤンネル領域１３の不純物密度、
要求されるSITの特性等によつてきまり、通常10
μｍ以下に選ばれる。特に、ゲート電圧0Vのと
きのリーク電流を少なくするためには、普通５μ
ｍ以下に選ばれため、加工精度は厳しくなる。次
に、各電極用の開孔部１１１，１１４，１１５を
形成して、Al等金属蒸着、配線用フオトリソグ
ラフイによつて完成する。

以上の様に、ICの性能、集積密度向上のため
にSITを微細化するにあたり、ゲート領域開孔や
ドレイン領域開孔に要求される線幅、位置精度は
増々厳しくフオトリソグラフイ技術に要求され、
現在の一般技術では線幅にして２μｍ程度、位置
精度は0.5〜１μｍ程度であり、これによつて自
ずから性能の限界がきまる一因がある。同様な問
題は、SITLに限らず、正立型SIT、縦型FET、
バイポーラ・トランジスタのエミツタ（またはコ
レクタ）とベース電極用高不純物密度領域（グラ
フトベース）、特にシヨート・チヤンネル化した
MOSトランジスタ等に生じるものである。

本発明は、叙上の従来製造方法の問題点を解決
すべくなされたものであり、現在のフオト・リソ
グラフイ技術によつても、微細化・高位置精度が
可能で、しかもマスク工程を増加させない容易な
上記半導体装置の製造方法を提供するものであ
る。

本発明の目的は、酸化膜、窒化膜等の絶縁膜を
多層にして、これら絶縁膜のサイドエツチ（また
はアンダーカツト）を積極的に利用する製造方法
を提供するものであり、他の目的は、このサイド
エツチ量を制御性よく行なわしめる方法を開示す
ることにある。

以下に、図面を用い、SITの１単位を例にとつ
て、本発明について詳述する。

第２図ａ〜ｇには、倒立型SITを例にとつて本
発明による製造方法の一例を、工程に沿つた断面
図を示す。簡単のため、ｎ⁺ソース領域１２は図
中に示してない。第２図ａ〜ｇと共に、このSIT
とは別の部分に形成したテスト・パターンを第３
図ａ〜ｅに示し、同時に説明する。第２図ａに
は、将来SITが形成さるべき領域に、ｎ^-エピタ
キシヤル層１３上に下側から窒化膜（Si₃N₄膜）
８、及び酸化膜（SiO₂膜）１７から成る二層構
造の絶縁層を残した断面図を示し、（歪を補償す
るため、うすい酸化膜を、窒化膜８の下に入れる
ことも有効である）、第３図ａには後述する如
く、所定の幅をもつ上述の多層絶縁層の島（例え
ば、窒化膜１０８、酸化膜１０７及び窒化膜１１
８、酸化膜１１７から成る多層絶縁層）を同一チ
ツプまたはウエハー上に残す。窒化膜８の厚みは
500〜2000Åが適当で、酸化膜１７はCVD、多結
晶の熱酸化膜、窒化膜の熱酸化膜が用いられ、適
当な厚みは1000Å〜１μｍが選ばれる。第２図
ｂ、第３図ｂでは、窒化膜８，１０８，１１８を
マスクにして選択酸化膜７を形成した断面図を示
す。通常の熱酸化、高圧酸化が適用され、選択酸
化膜７の厚みは酸化膜１７，１０７，１１７より
厚いことが望ましいが、後述の如く窒化膜エツチ
及び不純物拡散のマスクとなれば充分である。ま
た、表面を平坦にしたり、SITの構造に応じて凹
部を設けた後、選択酸化膜７を形成することもで
きる。第２図ｃは、窒化膜８の側面に生じた数
100Åのうすい熱酸化膜を短時間のSiO₂エツチで
除去した後、例えば熱リン酸中で長時間のオーバ
エツチを行ない、窒化膜８を酸化膜１７下でサイ
ドエツチをし、ｐ⁺ゲート領域１４形成用開孔を
行なつた断面を示す。これと同時に、第３図ｃの
如く、テイト・パターンの窒化膜１０８、酸化膜
１０７の二層絶縁層の幅を所定サイドエツチ量の
２倍以下にしておけば、この工程で窒化膜１０８
がなくなるため酸化膜１０７はリフト・オフされ
る。逆に、二層絶縁層１０７，１０８の幅を所定
のサイドエツチ量の２倍または、この様な島状二
層絶縁層を複数個設け、幅を少しずつ変化させて
おけば、正確なサイドエツチ量がリフト・オフさ
れたテスト・パターンからモニタされる。窒化膜
８のサイドエツチは、例えば170℃の熱リン酸中
で行なえば、１〜1.5μｍ／hrの速度で行なえ
る。Siも若干エツチされるか、より低温で行なえ
ばより少なくすることができる。熱リン酸だけで
なく、フツ素を含む化合物を用いた等方性プラズ
マ・エツチによつても可能であるが、酸化膜やSi
とのエツチ速度差の充分とれる条件で行なう必要
がある。第２図ｄには、上記の様に窒化膜８と選
択酸化膜７との間にあけたｐ⁺ゲート領域１４形
成用第１開孔を通して、ｐ型不純物をプリデポジ
ション拡散を行ない、細いｐ⁺ゲート領域を形成
した断面図を示す。SITLの場合、この拡散と同
時にｐ⁺インジエクタ領域を形成し、その開孔は
フオトリソグラフイによつて第２図ｃのサイドエ
ツチの工程と同時に行なえる。テスト・パターン
にもこの工程によつてｐ⁺領域１０４が形成さ
れ、第３図ｄに示す。次に、第２図ｃと同様に、
酸化膜１７をマスクにして窒化膜８をサイドエツ
チし、将来のドレイン開孔幅まで細くした断面が
第２図ｅであり、テスト・パターンが第３図ｅの
様にリフト・オフされることにより、サイド・エ
ツチ量が確認される。その後、酸化膜１７を除去
もしくはそのままで窒化膜８をマスクにしてｐ⁺
ゲート領域１４を所定の寸法に近づけつつ選択酸
化した断面が第２図ｆであり、窒化膜８を除去し
てｎ⁺ドレイン領域１１を形成した断面が第２図
ｇである。ｎ⁺ドレイン領域１１は拡散して、特
にウオシユ・ドレイン方式が微細化に有利である
し、多結晶シリコンによる電極も効果的である。

以上の様に、ｐ⁺ゲート領域１４形成用第１開
孔は、サイド・エツチ制御なので容易に１μｍ以
下の幅が実現され、テスト・パターンの幅を、例
えば２μｍにすることによりリフト・オフで確認
される。リフト・オフされなくても、残りの窒化
膜１０８の幅を測定することによつても行なえ
る。また、ｎ⁺ドレイン領域１１形成用第２開孔
も、等方性サイド・エツチによつて行なえるの
で、ゲート・スペーシングの中央に行なえ、充分
小さな容量にできる利点があり、従来の様な微細
かつ精密なフオトリングラフイを必要としない。

第４図には、第２図の製造工程を一部変えたと
きの断面図を示し、第４図ａには、第２図ｄの段
階でｐ型不純物を酸化雰囲気で拡散しつつ酸化膜
をｐ⁺ゲート領域１４上に形成したものである。
特に、約170℃以上の熱リン酸による窒化膜エツ
チは高不純物密度領域を著しく侵すので、この酸
化膜は、その後のサイド・エツチにおいて有効で
ある。第４図ｂには、将来のｎ⁺ドレイン領域１
１開孔のための窒化膜８の第２回目サイド・エツ
チ後の断面を示し、170℃以上のリン酸によつて
ｎ^-エピタキシヤル層１３の一部がエツチされた
状態を示す。Siのエツチ量は、窒化膜のサイド・
エツチ量の約1/10程度で、さらに低温にすれば小
さくできる。第４図ｃには、酸化膜１７を除去し
て、選択酸化した断面を示す。リン酸によるSiエ
ツチで生じた凹部により、ｎ⁺ドレイン領域１１
とｐ⁺ゲート領域１４の間の距離が広くとれ、容
量の減少、耐圧向上に有効である。これは、リン
酸だけでなく、プラズマ・エツチにおいても同様
である。

第５図には、本発明による他の製造方法例に沿
つた第１図と同様なSITLの工程断面図を示す。
第５図ａには、将来SIT及びｐ⁺インジエクタ領
域１５が形成される部分に、それぞれレジスト１
９，２９をマスクにして酸化膜１７，２７と窒化
膜１８，２８の二層構造絶縁層を残した断面図を
示す。これは、低温プラズマ・エツチまたはイオ
ン・エツチによつて行なえ、サイド・エツチのな
いことが望ましい。第５図ｂには、通常のHF系
の酸化膜エツチによつて酸化膜１７，２７をサイ
ド・エツチした断面であり、その際のマスクは上
記レジストがそのまま使える。その後、レジスト
を除去し、窒化膜１８，２８をマスクにして第１
選択酸化膜７を設け（第５図ｃ）、酸化膜１７を
マスクにして窒化膜１８を除去すべくわずかに第
１回目サイドエツチを行い、ｐ⁺ゲート領域１４
形成用第１開孔ができ、ｐ⁺ゲート領域１４が設
けられる（第５図ｄ）。この際、ｐ⁺インジエクタ
領域１５上の酸化膜２８、ｐ⁺ゲート領域１４の
コンタクト部形成用のスペース上の酸化膜１１７
の一部は、窒化膜１８，２８エツチ前に、フオ
ト・リソグラフイによつて除去され、充分な面積
をもつたｐ⁺インジエクタ領域１５、ｐ⁺ゲート領
域１４が形成できる。または、第３図で説明した
のと同様に、ｐ⁺インジエクタ領域１５形成用開
孔幅を、サイド・エツチモニタ用テスト・パター
ンと同じ、またはそれ以下に選べば、フオト・リ
ソグラフイ工程は不要となる。これは、ｐ⁺ゲー
ト領域１４のコンタクト部にもいえる。しかる
後、前例と同じに窒化膜１８をサイド・エツチし
（第５図ｅ）、選択酸化し（第５図ｆ）、ｎ⁺ドレイ
ン領域１１形成後、ｐ⁺ゲート領域１４、ｐ⁺イン
ジエクタ領域１５のコンタクト開孔をし、Al等
の金属配線し完成する（第５図ｇ）。この工程
は、従来と同様な４回マスク工程または１回少な
い工程で行なえ、しかも容易に微細化できる利点
がある。勿論、当工程例においても第３図、第４
図と同様な工程もとることができるので、説明は
省略する。

本発明の他の製造工程例について正立型SITを
例にとり、第６図を用いて説明する。この例で
は、下側から第１酸化膜１７、窒化膜８、第２酸
化膜３７の三層構造の多層絶縁層を用いるもの
で、第６図ａには、SITが形成さるべき部分に上
記絶縁層を島状に残した断面を示す。第１酸化膜
１７の厚みは500〜2000Åが適当で、薄すぎると
後工程のサイド・エツチがやりにくく、かつ歪補
償効果が少ないし、厚すぎると開孔が困難にな
る。その意味で、比較的エツチ速度のきい
CVDSiO₂が望ましいが、それに限られない。第
２酸化膜３７は、窒化膜８のサイド・エツチのマ
スクとなれば充分であり、後工程で容易に除去で
きるので500Å〜１μｍの範囲にわたる。第６図
ｂには、第１選択酸化膜７を形成し、第６図ｃに
は、第２酸化膜３７をマスクにして窒化膜８をサ
イド・エツチし、第６図ｄには、窒化膜８をマス
クにしてｐ⁺ゲート領域１４形成用開孔を設けた
それぞれの断面図を示す。第６図ｅには、選択拡
散によりｐ⁺ゲート領域１４の形成後、窒化膜８
をマスクにした第１酸化膜１７をサイド・エツチ
した断面を示し、他の表面の酸化膜はうすくなる
かほとんどなくなる。第６図ｆには、ｐ⁺ゲート
領域１４を拡散拡大しつつ再度選択酸化膜１０７
を形成し、第６図ｇでは、窒化膜８及び第１酸化
膜１７を除去してｎ⁺ソース領域１２を形成した
断面をそれぞれ示す。当工程においても、テス
ト・パターンによるサイド・エツチ確認は行なえ
るし、窒化膜８のサイド・エツチ時のSiエツチも
ない利点があるが、拡散が深く酸化膜がうすくな
りやすく、選択酸化膜１０７は低温・高圧酸化で
形成することが望ましい。

第７図には、本発明による他の工程例に沿つた
断面図が示してあり、倒立型SITの場合を例にと
れば、第７図ａには、下から第１窒化膜８、第１
酸化膜１７、第２窒化膜１８、第２酸化膜３７の
島状４層絶縁層が残され、凹部形成の後、第１選
択酸化膜７をつけた断面を示す。第７図ｂでは、
第１、第２酸化膜１７，３７をマスクにして第
１、第２窒化膜８，１８をサイド・エツチし、第
１窒化膜８と第１選択酸化膜７との端部の間にゲ
ート拡散用第１開孔を形成し、第７図ｃでは、不
純物拡散しつつ酸化し、ｐ⁺ゲート領域１４形成
と共にその上に酸化膜をつけ、さらに第２窒化膜
１８をマスクにして第１酸化膜１７をサイド・エ
ツチした断面を示す。この際、第２酸化膜３７は
除去される。第７図ｄでは、窒化膜エツチによつ
て第２窒化膜１８は完全に除去され、第１窒化膜
８は将来のｎ⁺ドレイン領域１１上が残される。
ｐ⁺ゲート領域１４を拡散しつつ、選択酸化した
断面が第７図ｅである。以下は前例と同様に行な
える。

以上説明した様に、本発明は、窒化膜または酸
化膜のサイド・エツチを積極的に利用しているの
で、開孔幅はエツチングのみで制御でき、テス
ト・パターンによつてその幅は確認されるので、
ゲート形成用第１開孔は細く、かつドレイン（ま
たはソース）形成用開孔はゲート領域中央の低不
純物密度層（エピタキシヤル層）に行なえ、しか
も細く行なえる。その上、セルフ・アラインが可
能である利点があり、マスク回数も４回または３
回という従来工程と同様、またはそれ以下で完成
することができる。フオト・リソグラフイも微細
パターンを扱う必要もないため、高歩留りが実現
できる。本発明の製造方法例について、ｎチヤン
ネルSITを例に述べてきたが、ｐチヤンネルも同
様であり、かつ同様な構造をもつFET，グラフ
ト・ベーストランジスタにも応用できる。本発明
は、高不純物密度第１領域に囲まれる高不純物密
度第２領域を有する半導体装置にすべて適用で
き、電界効果型サイリスタ、そのIC、横型バイ
ポーラ・トランジスタ（特に、ベース幅の狭いパ
ンチ・スルー型）、MOS・FETそれらのICにも
効果的である。また、多層絶縁層として酸化膜、
窒化膜を用いる例を述べてきたが、サイド・エツ
チしやすいPSGまたはBSG等不純物を多量に含む
酸化膜（特に、最下層が窒化膜のとき）、または
不純物を多量に含む窒化膜、さらにアルミニウ
ム、スピネル等の薄膜も用いることができ、適用
範囲、応用範囲は広く、かつ効果は上述の如く絶
大なので、工業的価値は非常に大きいものであ
る。

【図面の簡単な説明】

第１図ａは従来型の平面型SITLの平面図、第
１図ｂは、第１図ａのＡ−A′線に沿つた断面
図、第２図ａ〜ｇは、それぞれ本発明の製造方法
例を倒立型SITを例にとつて示した各工程の断面
図、第３図ａ〜ｅは、第２図ａ〜ｅの工程に沿つ
て示した本発明によるテスト・パターンの断面
図、第４図ａ〜ｃは、それぞれ第２図に示した本
発明製造方法の変形工程を説明するための断面
図、第５図ａ〜ｇは、それぞれ本発明の他の製造
方法例のSITLへの適用を説明するための工程別
断面図、第６図ａ〜ｇは、さらに本発明の製造方
法例を正立型SITに適用したときの各工程断面
図、第７図ａ〜ｅは、本発明による他の製造工程
を倒立型SITを例として示した工程断面図であ
る。 １……ドレイン電極、２……ソース電極、４…
…ゲート電極、５……インジエクタ電極、１１…
…ｎ⁺ドレイン領域、１２……ｎ⁺ソース領域、１
３……ｎ^-チヤンネル（エピタキシヤル）領域、
１４……ｐ⁺ゲート領域、１５……ｐ⁺インジエク
タ領域、７……第１選択酸化膜、８，，１８，２
８……窒化膜、１７，２７，３７，１０７……酸
化膜、１９……レジスト。

Claims (1)

1. 【特許請求の範囲】 １ 低不純物密度半導体領域表面に耐酸化性絶縁
   膜と酸化膜の少なくとも２種から成る多層絶縁層
   を島状に残す第１工程と、 前記多層絶縁層をマスクにして前記低不純物密
   度領域表面に第１選択酸化膜を形成する第２工程
   と、 前記多層絶縁層の少なくとも１つで最上層にな
   い絶縁膜を第１回目のサイドエツチする手段を経
   て前記絶縁膜の側面と前記第１選択酸化膜の端部
   とで規定される幅に前記島状多層絶縁層のほぼ外
   周に沿つて前記低不純物密度領域表面に第１開孔
   を設ける第３工程と、 前記第１開孔を通して不純物選択拡散を行い前
   記低不純物密度領域内に高不純物密度の第１領域
   を形成する第４工程と、 前記多層絶縁層の少なくとも１つで最上層にな
   い絶縁層を第２回目のサイドエツチする手段を経
   て前記多層絶縁層のうちの耐酸化性絶縁膜を第１
   工程の島状の大きさよりさらに小さく島状に残す
   第５工程と、第５工程で形成した島状耐酸化性絶
   縁膜をマスクに露出する前記低不純物密度領域ま
   たは第１領域表面に第２選択酸化膜を形成する第
   ６工程と、 前記多層絶縁膜を除去して前記低不純物密度領
   域に第２選択酸化膜で囲まれた第２開孔を設ける
   第７工程と、 前記第２開孔を通して不純物を選択拡散し、前
   記第１領域の内側に高不純物密度の第２領域を形
   成する第８工程とから成る半導体装置の製造方
   法。 ２ 前記多層絶縁層が少なくとも窒化膜とその上
   の酸化膜から成る２層構造であり、前記第３工程
   における第１回目サイドエツチと前記第５工程に
   おける第２回目サイドエツチは、前記酸化膜をマ
   スクにして窒化膜に対して行われることを特徴と
   する特許請求の範囲第１項記載の半導体装置の製
   造方法。 ３ 前記多層絶縁層は少なくとも窒化膜とその上
   の酸化膜から成る２層構造であり、前記第１工程
   において多層絶縁層の上に設けられた該層を島状
   に残すための選択エツチ用マスクを用いて 前記酸化膜をサイドエツチし、前記第３工程に
   おいて前記酸化膜をマスクに窒化膜をわずかに第
   １回目サイドエツチして第１開孔を設けることを
   特徴とする特許請求の範囲第２項記載の半導体装
   置の製造方法。 ４ 前記第４工程において、第１領域を形成する
   ための不純物拡散中またはその後に第１領域表面
   上を酸化することを特徴とする特許請求の範囲第
   １項から第３項いずれか記載の半導体装置の製造
   方法。 ５ 前記多層絶縁層は少なくとも下側から第１窒
   化膜、第１酸化膜、第２窒化膜、第２酸化膜から
   成る４層構造であり、前記第３工程において第
   １、第２酸化膜をマスクにして第１、第２窒化膜
   を第１回目サイドエツチして第１開孔を設け、前
   記第５工程において第２窒化膜をマスクに第１酸
   化膜を第２回目サイドエツチすると共に第２酸化
   膜を除去した後、第１酸化膜をマスクに第１窒化
   膜を選択エツチすると共に第２窒化膜を除去する
   ことを特徴とする特許請求の範囲第１項記載の半
   導体装置の製造方法。 ６ 前記多層絶縁層は少なくとも下側から第１酸
   化膜、窒化膜、第２酸化膜から成る３層構造であ
   り、前記第３工程において第２酸化膜をマスクに
   して窒化膜を第１回目サイドエツチし、その後窒
   化膜をマスクにして第１酸化膜をエツチして第１
   開孔を設けると共に第２酸化膜を除去し、前記第
   ５工程において前記窒化膜をマスクにして第１酸
   化膜を第２回目サイドエツチすることを特徴とす
   る特許請求の範囲第１項記載の半導体装置の製造
   方法。 ７ 前記第１工程において、前記島状多層絶縁層
   とは別に所定の幅を有する第２の島状多層絶縁層
   を設けておき、第１回目もしくは第２回目のサイ
   ドエツチ時にサイドエツチされる絶縁膜の上のマ
   スクとして絶縁膜がリフトオフされることによつ
   て、 前記サイドエツチ量を制御することを特徴とす
   る特許請求の範囲第１項から第６項いずれか記載
   の半導体装置の製造方法。