JPS6161718B2 - - Google Patents
Info
- Publication number
- JPS6161718B2 JPS6161718B2 JP56044603A JP4460381A JPS6161718B2 JP S6161718 B2 JPS6161718 B2 JP S6161718B2 JP 56044603 A JP56044603 A JP 56044603A JP 4460381 A JP4460381 A JP 4460381A JP S6161718 B2 JPS6161718 B2 JP S6161718B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusions
- pair
- integrated circuit
- hybrid integrated
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Led Device Packages (AREA)
Description
【発明の詳細な説明】
本発明は、精度よく位置決めして部品を実装す
ることが要求される混成集積回路装置の改良に関
するものである。
ることが要求される混成集積回路装置の改良に関
するものである。
従来の一般の混成集積回路装置では、第１図に
示すごとく、セラミツク又は樹脂板を複数枚重ね
た多層基板１の所定位置に、それぞれ個別に製造
された集積回路素子成型品２、デイスクリート素
子成型品３、抵抗４、コンデンサ５を固定するこ
とが多かつた。この固定には、第２図に示すよう
に、多層基板１の所定位置にスルーホール６を形
成し、そのスルーホール６中に集積回路素子２、
デイスクリート素子３、抵抗４、コンデンサ５等
の端子部７を挿入し、半田８で固定する技術を用
いることが多い。しかし、この従来装置は、個別
に製造された完成品を実装するものであるという
ことで実装空間を必要とし、かつ、コストも高
い。しかも、これら完成品を実装する実装工数も
大きなものとなる。これらの欠点を克服するため
に、セラミツクやガラスエポキシ系樹脂の多層基
板１上に、チツプ状のデイスクリート素子３１と
集積回路素子３２を直接実装し、その後、印刷抵
抗３３やチツプ状のコンデンサ３４を取りつけて
実装密度を向上させ、実装工数を減らす工夫がな
されている。この一例を第３図に示す。
示すごとく、セラミツク又は樹脂板を複数枚重ね
た多層基板１の所定位置に、それぞれ個別に製造
された集積回路素子成型品２、デイスクリート素
子成型品３、抵抗４、コンデンサ５を固定するこ
とが多かつた。この固定には、第２図に示すよう
に、多層基板１の所定位置にスルーホール６を形
成し、そのスルーホール６中に集積回路素子２、
デイスクリート素子３、抵抗４、コンデンサ５等
の端子部７を挿入し、半田８で固定する技術を用
いることが多い。しかし、この従来装置は、個別
に製造された完成品を実装するものであるという
ことで実装空間を必要とし、かつ、コストも高
い。しかも、これら完成品を実装する実装工数も
大きなものとなる。これらの欠点を克服するため
に、セラミツクやガラスエポキシ系樹脂の多層基
板１上に、チツプ状のデイスクリート素子３１と
集積回路素子３２を直接実装し、その後、印刷抵
抗３３やチツプ状のコンデンサ３４を取りつけて
実装密度を向上させ、実装工数を減らす工夫がな
されている。この一例を第３図に示す。
しかしながら、このような方法では十分でない
場合がある。例えば、発光素子と受光素子を組み
合わせて３点測距を行なわせようとするような混
成集積回路装置においては、発光素子と受光素子
との位置関係を精密に制御しなければならない。
特に発光素子の発光効果及び鋭い光を得るため
に、発光素子の光を放出する面としてへき開面を
用いようとする場合には、この位置関係を制御す
るのが非常に困難となる。
場合がある。例えば、発光素子と受光素子を組み
合わせて３点測距を行なわせようとするような混
成集積回路装置においては、発光素子と受光素子
との位置関係を精密に制御しなければならない。
特に発光素子の発光効果及び鋭い光を得るため
に、発光素子の光を放出する面としてへき開面を
用いようとする場合には、この位置関係を制御す
るのが非常に困難となる。
一方、従来例えば実開昭52−53353号公報に示
されるように合成樹脂の基板上に突出する複数の
凸部を対向して設け、これら複数の凸部間に実装
部品の本体を挿入して位置決め及び固定をするも
のがあつた。
されるように合成樹脂の基板上に突出する複数の
凸部を対向して設け、これら複数の凸部間に実装
部品の本体を挿入して位置決め及び固定をするも
のがあつた。
しかしながら、この様な方法では基板を形成す
る際実装部品の本体の大きさに応じて複数の凸部
の間隔を精度良く決めなければならず、また発光
素子の様な発熱量の大きいモールド封止の実装部
品を実装する場合には、発光素子の熱膨張により
上記凸部に多大の力がかかり弾力性の無いもの、
例えばセラミツク等により、上記基板と同様のも
のを形成した場合には上記凸部にクラツクの生じ
る恐れがあつた。
る際実装部品の本体の大きさに応じて複数の凸部
の間隔を精度良く決めなければならず、また発光
素子の様な発熱量の大きいモールド封止の実装部
品を実装する場合には、発光素子の熱膨張により
上記凸部に多大の力がかかり弾力性の無いもの、
例えばセラミツク等により、上記基板と同様のも
のを形成した場合には上記凸部にクラツクの生じ
る恐れがあつた。
本発明は、かかる点に鑑みなされた混成集積回
路装置を提案するものである。
路装置を提案するものである。
第４図において、９はセラミツクの多層基板を
示す。セラミツク単板の積層数は、回路構成にも
よるが４〜５枚程度である。セラミツク多層基板
９を構成する単板の１つ１４には、モールド成型
した部品の本体部分が収納できるような第１の開
口部１０が設けられている。この第１の開口部１
０は、セラミツク単板１枚のみでなく複数枚に設
けてもよい。単板１４の第１の開口部１０の周囲
の所定部分には、金属化した領域１１が設けられ
ている。この金属化した領域１１は、電気的に分
離されていてもよい。単板１４上の単板１３に
は、第１の開口部１０および金属化した領域１１
が露出するような第２の開口部１２が形成されて
いる。この第２の開口部１２はモールド成型した
部品を他の素子に対して位置精度よく取り付ける
ために、次の形となつている。すなわち、第１の
開口部１０と金属化した領域１１との境界部分１
５に沿つて第１の開口部１０をはさむように、同
一方向に突出する一対の第１の突出部１６が形成
されている。また、この第１の突出部１６の外側
には、突出方向が第１の突出部１６とは逆方向で
ある一対の第２の突出部１７が設けられている。
この第２の突出部１７の先端は、２つの第１の突
出部１６の先端を結ぶ線を越える位置までのびて
いる。
示す。セラミツク単板の積層数は、回路構成にも
よるが４〜５枚程度である。セラミツク多層基板
９を構成する単板の１つ１４には、モールド成型
した部品の本体部分が収納できるような第１の開
口部１０が設けられている。この第１の開口部１
０は、セラミツク単板１枚のみでなく複数枚に設
けてもよい。単板１４の第１の開口部１０の周囲
の所定部分には、金属化した領域１１が設けられ
ている。この金属化した領域１１は、電気的に分
離されていてもよい。単板１４上の単板１３に
は、第１の開口部１０および金属化した領域１１
が露出するような第２の開口部１２が形成されて
いる。この第２の開口部１２はモールド成型した
部品を他の素子に対して位置精度よく取り付ける
ために、次の形となつている。すなわち、第１の
開口部１０と金属化した領域１１との境界部分１
５に沿つて第１の開口部１０をはさむように、同
一方向に突出する一対の第１の突出部１６が形成
されている。また、この第１の突出部１６の外側
には、突出方向が第１の突出部１６とは逆方向で
ある一対の第２の突出部１７が設けられている。
この第２の突出部１７の先端は、２つの第１の突
出部１６の先端を結ぶ線を越える位置までのびて
いる。
上記のように構成された多層基板９に、別途に
製造された２端子のモールド部品１８を固定した
状態を示す。図中、モールド部品１８の端子１９
は、第１の突出部１６と第２の突出部１７によ
り、第１の突出部１６の先端２０に押しつけられ
るように固定される。従つて、先端２０より一定
位置の基板上に、例えばチツプ状の受光素子２１
を直接固定すれば、受光素子２１とモールド部品
１８の中に実装された発光素子（図示せず）と
は、一定距離に固定することができる。第１の突
出部１６と第２の突出部１７で固定されたモール
ド部品１８の両端子１９は、半田リフロー炉など
を用いて半田８により、単板１４に形成した金属
化領域１１に確実に固定すればよい。
製造された２端子のモールド部品１８を固定した
状態を示す。図中、モールド部品１８の端子１９
は、第１の突出部１６と第２の突出部１７によ
り、第１の突出部１６の先端２０に押しつけられ
るように固定される。従つて、先端２０より一定
位置の基板上に、例えばチツプ状の受光素子２１
を直接固定すれば、受光素子２１とモールド部品
１８の中に実装された発光素子（図示せず）と
は、一定距離に固定することができる。第１の突
出部１６と第２の突出部１７で固定されたモール
ド部品１８の両端子１９は、半田リフロー炉など
を用いて半田８により、単板１４に形成した金属
化領域１１に確実に固定すればよい。
以上述べたようにこの発明によれば、簡単に精
度よく位置決めして部品を実装することができる
ので、その実用的価値は極めて大である。
度よく位置決めして部品を実装することができる
ので、その実用的価値は極めて大である。
第１図は従来の混成集積回路装置の一例を示す
斜視図、第２図はその部品実装方法を示す要部断
面図、第３図は従来の混成集積回路装置の他の例
を示す斜視図、第４図はこの発明に用いる混成集
積回路基板の一例を示す要部斜視図、第５図はこ
れを用いて構成したこの発明の一実施例を示す要
部斜視図である。 図において、９は混成集積回路基板、１６は第
１の突出部、１７は第２の突出部、１８は実装部
品、１９は外部リードである。なお、図中同一符
号はそれぞれ同一または相当部分を示す。
斜視図、第２図はその部品実装方法を示す要部断
面図、第３図は従来の混成集積回路装置の他の例
を示す斜視図、第４図はこの発明に用いる混成集
積回路基板の一例を示す要部斜視図、第５図はこ
れを用いて構成したこの発明の一実施例を示す要
部斜視図である。 図において、９は混成集積回路基板、１６は第
１の突出部、１７は第２の突出部、１８は実装部
品、１９は外部リードである。なお、図中同一符
号はそれぞれ同一または相当部分を示す。
Claims (1)
- １ 所定距離離隔して互いに同一方向に突出する
一対の第１の突出部と、この一対の第１の突出部
の外側においてそれぞれ上記第１の突出部とは反
対方向に突出し、その先端が上記一対の第１の突
出部の先端を結ぶ線を越えるようされた一対の第
２の突出部と、上記一対の第１の突出部の内側に
おいて、上記第１の突出部と対向する側に設けら
れその先端が上記一対の第１の突出部の先端を結
ぶ線を越えないようされた支持部とが一主面に設
けられたセラミツクからなる混成集積回路基板、
上記一対の第１の突出部間と上記支持部との間に
モールド封止された本体部分が配置され、この本
体部分から互いに反対方向に延出する一対の外部
リードがそれぞれ上記第１と第２の突出部で挾持
された発光素子を備えた混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56044603A JPS57159089A (en) | 1981-03-25 | 1981-03-25 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56044603A JPS57159089A (en) | 1981-03-25 | 1981-03-25 | Hybrid integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57159089A JPS57159089A (en) | 1982-10-01 |
| JPS6161718B2 true JPS6161718B2 (ja) | 1986-12-26 |
Family
ID=12696019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56044603A Granted JPS57159089A (en) | 1981-03-25 | 1981-03-25 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57159089A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5365570B2 (ja) * | 2010-04-02 | 2013-12-11 | 豊田合成株式会社 | ランプ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5253353U (ja) * | 1975-09-16 | 1977-04-16 |
-
1981
- 1981-03-25 JP JP56044603A patent/JPS57159089A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57159089A (en) | 1982-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303589A (en) | Capacitive accelerometer with cantilever mount | |
| EP0398725A2 (en) | Pyroelectric IR - sensor | |
| JPS6223100Y2 (ja) | ||
| US4455591A (en) | Means and a method for converting finished electrical components with terminal leads to elements having planar terminations | |
| JP2570336B2 (ja) | ハイブリッド集積回路装置 | |
| JPH10303060A (ja) | 電子部品 | |
| JPS6214665Y2 (ja) | ||
| JPS6367908A (ja) | ２端子形圧電共振素子を有する電子部品 | |
| JPS623933Y2 (ja) | ||
| JPS5812401Y2 (ja) | 並設抵抗器 | |
| JPH05283280A (ja) | チップ型積層セラミックコンデンサ | |
| JPH0514548Y2 (ja) | ||
| JPH0416418Y2 (ja) | ||
| JPH10275739A (ja) | 電子部品 | |
| JPS598370Y2 (ja) | 電気回路ユニツト | |
| JPH0541128U (ja) | 表面実装型並列接続キヤツプ | |
| JPS6143857B2 (ja) | ||
| JPH1126910A (ja) | 電子部品のはんだ付け構造 | |
| JPS6214715Y2 (ja) | ||
| JPH046196Y2 (ja) | ||
| JP2535086Y2 (ja) | 電子部品の実装構造とその保持体 | |
| JP2979892B2 (ja) | 電子部品 | |
| JPS6316478U (ja) | ||
| KR0121647Y1 (ko) | Smd용 레지스터 어레이 | |
| JPS5932112Y2 (ja) | 積層コンデンサ |