JPS6162153A - 異機種コンピユ−タ間のソフトウエア移行装置 - Google Patents
異機種コンピユ−タ間のソフトウエア移行装置Info
- Publication number
- JPS6162153A JPS6162153A JP59182623A JP18262384A JPS6162153A JP S6162153 A JPS6162153 A JP S6162153A JP 59182623 A JP59182623 A JP 59182623A JP 18262384 A JP18262384 A JP 18262384A JP S6162153 A JPS6162153 A JP S6162153A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- software
- communication line
- computers
- migration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は異［１コンピユ一タ間のソフトウェア、データ
の移行を支援する装置に係り、特に安価な装置で、各種
のコード体系を持つコンピュータ間の融通性を要求され
る場合に好適なＪ％機種コンピュータ間のソフトウェア
移行装置に関する。
の移行を支援する装置に係り、特に安価な装置で、各種
のコード体系を持つコンピュータ間の融通性を要求され
る場合に好適なＪ％機種コンピュータ間のソフトウェア
移行装置に関する。
従来の異機種コンピュータ間のソフトウェア、あるいは
、データの移行方法は、磁気テープに文字列から成るフ
ァイルを作成し、移行元コンピユータで解読する方法が
、安価でかつ簡単な方法であったが、この方法では、移
行先のコンピュータに開発元のコンピュータの文字列フ
ァイルから構成された磁気テープを解読するプログラム
がある必要がある。しかし、応々にして、この種の変換
プログラムがある場合でも、異機種間の全体のコードを
カバーするとは限らず、移行先のコンピュータで度々異
常が発生するという欠点があった。
、データの移行方法は、磁気テープに文字列から成るフ
ァイルを作成し、移行元コンピユータで解読する方法が
、安価でかつ簡単な方法であったが、この方法では、移
行先のコンピュータに開発元のコンピュータの文字列フ
ァイルから構成された磁気テープを解読するプログラム
がある必要がある。しかし、応々にして、この種の変換
プログラムがある場合でも、異機種間の全体のコードを
カバーするとは限らず、移行先のコンピュータで度々異
常が発生するという欠点があった。
□本発明の目的は、異機種コンピュータ間のソフトウェ
ア、および、データの移行作業を低価格で。
ア、および、データの移行作業を低価格で。
かつ、面単に済ませるために、移行先、移行先の各々の
通信回線に対して専用のマイクロプロセッサを割り当て
、両者を通常のパーソナルコンピュータ機能を持つマイ
クロプロセッサにより制御を行なうことにより、異機種
コンピュータ間の移行作業を円滑に達成する装置を提供
することにある。
通信回線に対して専用のマイクロプロセッサを割り当て
、両者を通常のパーソナルコンピュータ機能を持つマイ
クロプロセッサにより制御を行なうことにより、異機種
コンピュータ間の移行作業を円滑に達成する装置を提供
することにある。
本発明は、ソフトウェアあるいはデータの移行元コンピ
ユータおよび移行元コンピユータの通信回線用に割り当
てたマイクロプロセッサに、各コンピュータの端末の定
義およびファイル転送コマンドを設定しておき、かつ、
移行元コンピユータの通信回線用に割り当てたマイクロ
プロセッサに信号のコード変換テーブルを設定しておき
、パーソナルコンピュータ機能を持つマイクロプロセッ
サにより全体の制御を行なうことにより異４ａ種のコン
ピュータ間でのソフトウェアあるいはデータの移行を行
なう装置である。
ユータおよび移行元コンピユータの通信回線用に割り当
てたマイクロプロセッサに、各コンピュータの端末の定
義およびファイル転送コマンドを設定しておき、かつ、
移行元コンピユータの通信回線用に割り当てたマイクロ
プロセッサに信号のコード変換テーブルを設定しておき
、パーソナルコンピュータ機能を持つマイクロプロセッ
サにより全体の制御を行なうことにより異４ａ種のコン
ピュータ間でのソフトウェアあるいはデータの移行を行
なう装置である。
以下、本発明の実施例を第１図から第３図により説明す
る。
る。
先ず、第１図に本発明の全体Ｒ−ｚ成を示す。本発明の
主要部を成す装置３は、ソフトウェアあるいはデータの
移行元コンピユータ１とモデム４，５で結ばれた移行元
コンピユータの通信回線に割り当てられたマイクロプロ
セッサ部２７、ソフトウェアあるいはデータの移行元コ
ンピユータ２とモデム６．７で結ばれた移行元コンピユ
ータの通信回線に割り尚てられたマイクロプロセッサ部
２８と、通常のパーソナルコンピュータ機能を有するマ
イクロプロセッサ部２９とから構成する。
主要部を成す装置３は、ソフトウェアあるいはデータの
移行元コンピユータ１とモデム４，５で結ばれた移行元
コンピユータの通信回線に割り当てられたマイクロプロ
セッサ部２７、ソフトウェアあるいはデータの移行元コ
ンピユータ２とモデム６．７で結ばれた移行元コンピユ
ータの通信回線に割り尚てられたマイクロプロセッサ部
２８と、通常のパーソナルコンピュータ機能を有するマ
イクロプロセッサ部２９とから構成する。
移行元コンピユータ１の通信回線に割り当てられたマイ
クロプロセッサ部２７は、マイクロプロセッサ８，２７
に対する制御手順メモリ９，８が使用するワークエリア
用メモリ１０．移行元コンピユータ１の通信回線に対応
するシリアル回線インターフェース１１．２９との間で
の制御情報の受渡しを行なうためのシリアル回線インタ
ーフェース１１と、２７から２８へのデータの転送を行
し）なうためのＦＩＦＯメモリ（先入れ先出
しメモリ）１２とから成る。
クロプロセッサ部２７は、マイクロプロセッサ８，２７
に対する制御手順メモリ９，８が使用するワークエリア
用メモリ１０．移行元コンピユータ１の通信回線に対応
するシリアル回線インターフェース１１．２９との間で
の制御情報の受渡しを行なうためのシリアル回線インタ
ーフェース１１と、２７から２８へのデータの転送を行
し）なうためのＦＩＦＯメモリ（先入れ先出
しメモリ）１２とから成る。
移行元コンピユータの通信回線に割り当てられたマイク
ロプロセッサ部２８は、マイクロプロセッサ１４、制御
手順メモリ１５、ワークエリア１６、移行元コンピユー
タ２の通信回線に対応するシリアル回線インターフェー
ス１７．２９との間での制御手順の受は渡しを行なうた
めのインターフェース１８と、２７からデータを受は取
るためのＦＩＦＯメモリ１２とから成る。１２は、２７
と２８を非同期で動作させるための緩衝メモリとなり、
２７と２８の間のデータ転送ソフトウェアを簡単化する
ために役立たせる。
ロプロセッサ部２８は、マイクロプロセッサ１４、制御
手順メモリ１５、ワークエリア１６、移行元コンピユー
タ２の通信回線に対応するシリアル回線インターフェー
ス１７．２９との間での制御手順の受は渡しを行なうた
めのインターフェース１８と、２７からデータを受は取
るためのＦＩＦＯメモリ１２とから成る。１２は、２７
と２８を非同期で動作させるための緩衝メモリとなり、
２７と２８の間のデータ転送ソフトウェアを簡単化する
ために役立たせる。
通常のパーソナルコンピュータ機能を有し。
２７と２８とを制御する機能を有するマイクロプロセッ
サ部２９は、マイクロプロセッサ１９、制御手順格納用
メモリ２０、ワークエリア用メモリ２１、コンソール機
能用のキーボード２５とディスプレイ２６とのインター
フェース２２と、プログラムあるいはデータを格納する
ためのフレキシブルディスク２６とのインターフェース
２３とから成る。
サ部２９は、マイクロプロセッサ１９、制御手順格納用
メモリ２０、ワークエリア用メモリ２１、コンソール機
能用のキーボード２５とディスプレイ２６とのインター
フェース２２と、プログラムあるいはデータを格納する
ためのフレキシブルディスク２６とのインターフェース
２３とから成る。
次に本発明の動作を第２図から第３図により説明する。
第２図に、通常のパーソナルコンピュータ機能を有し、
ソフトウェアあるいはデータの移行を行なうための制御
を行なうマイクロプロセッサ部２９の制御手順を示す。
ソフトウェアあるいはデータの移行を行なうための制御
を行なうマイクロプロセッサ部２９の制御手順を示す。
３０において、移行元コンピユータ１の通信回線端末の
端末モード（たとえば、ＡＳＣＩＩコードであるとかＥ
ＢＣＤＩＫであるとか、ＡＳＣ１１コードであれば、ス
トップビットが１個であるとか、パリティ−は奇数であ
るとか、通信回線のスピードが９６００８ Ｐ Ｓであ
るとかなど）の初期設定をする。３１において。
端末モード（たとえば、ＡＳＣＩＩコードであるとかＥ
ＢＣＤＩＫであるとか、ＡＳＣ１１コードであれば、ス
トップビットが１個であるとか、パリティ−は奇数であ
るとか、通信回線のスピードが９６００８ Ｐ Ｓであ
るとかなど）の初期設定をする。３１において。
移行元コンピユータの通信＠線端束の端末モードの初期
設定を行なう。３２において、移行元コンピユータと移
行元コンピユータの間のコード変換を行なうための変換
テーブルを作成する。このコード変換には、ＡＳＣＩエ
コードとＦｔｌＣＤＩＫコートとの間の変換、各種漢字
コードの間の変換、移行を行なうコンピュータ間での簡
単な言語上の記述規則の変換などを含めて変換テーブル
を作成する。
設定を行なう。３２において、移行元コンピユータと移
行元コンピユータの間のコード変換を行なうための変換
テーブルを作成する。このコード変換には、ＡＳＣＩエ
コードとＦｔｌＣＤＩＫコートとの間の変換、各種漢字
コードの間の変換、移行を行なうコンピュータ間での簡
単な言語上の記述規則の変換などを含めて変換テーブル
を作成する。
３３において、変換テーブルを移行牛コンビ二一タの通
信回線に割り当てられたマイクロプロセッサ部２８へ１
８を経由して受は渡す。３４において、移行元コンピュ
ータ１へ移行するソフトウェアを格納したファイルを端
末へ送るコマンドを設定する。このコマンドは、１のＴ
ＳＳシステムがファイル転送コマンドを持っておればそ
れを用いるが、無い場合は、端末画面へファイル内容を
リストするコマンドあるいはエディタコマンドなどを用
いる。３５において、移行元コンピユータ２に対して端
末から送ったデータをファイルへ格納するコマンドを設
定する。これはエディタコマンドなどでよい、これで準
備が整ったので、３６において、ソフトウェア移行処理
を開始するように２９から２７と２８へ制御４８号を送
る。
信回線に割り当てられたマイクロプロセッサ部２８へ１
８を経由して受は渡す。３４において、移行元コンピュ
ータ１へ移行するソフトウェアを格納したファイルを端
末へ送るコマンドを設定する。このコマンドは、１のＴ
ＳＳシステムがファイル転送コマンドを持っておればそ
れを用いるが、無い場合は、端末画面へファイル内容を
リストするコマンドあるいはエディタコマンドなどを用
いる。３５において、移行元コンピユータ２に対して端
末から送ったデータをファイルへ格納するコマンドを設
定する。これはエディタコマンドなどでよい、これで準
備が整ったので、３６において、ソフトウェア移行処理
を開始するように２９から２７と２８へ制御４８号を送
る。
通信回線を使ったファイル転送処理の場合、受信信号の
脱落が心配されるが、本実施例では。
脱落が心配されるが、本実施例では。
２７側の処理負担をｕ減（コード変換は２８側で行なう
、ＦＩＦＯメモリ１２を用いてデータ受は渡しソフトウ
ェアを減らしている）し、さらに、ＦＩＦＯメモリ１２
を第３図に示すように３８．３９の部分に分割して設置
し、３９部分が受は渡し信号で一杯になった場合、２８
へ割り込み信号を発生させ、移行元コンピユータ２への
信号送信あるいはコード変換を中断して、ＦＩＦＯメモ
リ１２から受は渡しデータをワークエリア１６へ移し、
移行元コンピュータからの受信信号がＦＩＦＯメモリに
２７側から設定できなくなり、信号脱落を引き起こすこ
とを防ぐ、３７において、２７および２８から２９へ移
行処理が終了した旨の信号が入った段諧で、移行元およ
び移行先のコンピュータの回線の終了処理を行なう。
、ＦＩＦＯメモリ１２を用いてデータ受は渡しソフトウ
ェアを減らしている）し、さらに、ＦＩＦＯメモリ１２
を第３図に示すように３８．３９の部分に分割して設置
し、３９部分が受は渡し信号で一杯になった場合、２８
へ割り込み信号を発生させ、移行元コンピユータ２への
信号送信あるいはコード変換を中断して、ＦＩＦＯメモ
リ１２から受は渡しデータをワークエリア１６へ移し、
移行元コンピュータからの受信信号がＦＩＦＯメモリに
２７側から設定できなくなり、信号脱落を引き起こすこ
とを防ぐ、３７において、２７および２８から２９へ移
行処理が終了した旨の信号が入った段諧で、移行元およ
び移行先のコンピュータの回線の終了処理を行なう。
なお、第３図において、１２１はデータ信号、１２１は
データセット信号、１２３はＦＩＦＯメモリ３８のＲｅ
ａｄｙ信号である。また、１２４はデータ信号、１２５
はデータ取り出し信号、１２７は割り込みによるワーク
エリアメモリへの格納指示信号である。
、、ｊ。
データセット信号、１２３はＦＩＦＯメモリ３８のＲｅ
ａｄｙ信号である。また、１２４はデータ信号、１２５
はデータ取り出し信号、１２７は割り込みによるワーク
エリアメモリへの格納指示信号である。
、、ｊ。
本実施例によれば、低価洛のマイクロプロセッサを用い
、比較的簡単な回路で１本発明が無ければ極めて煩わし
い作業となる異機種コンピュータ間のソフトウェアある
いはデータの移行処理を、円滑に行なうことができると
いう効果がある。本装置では、低価格のマイクロプロセ
ッサ（８ビツト処理のものなど）を用いているが、通常
のコンピュータでのＴＳＳ通信回線に用いられている９
６００８ Ｐ Ｓ程度のスピードであれば充分演算速度
的に対応できる。これは、本実施例では、コードの変換
を移行元コンピユータ２に割り当てたマイクロプロセッ
サ部２８に担当させること、２７と２８との間のデータ
受渡しをＦＩＦＯメモリ１２に行なわせ、８の処理の負
担を軽減させることにより、２７の受信信号落ちによる
エラーを防ぐことにより実現できる。
、比較的簡単な回路で１本発明が無ければ極めて煩わし
い作業となる異機種コンピュータ間のソフトウェアある
いはデータの移行処理を、円滑に行なうことができると
いう効果がある。本装置では、低価格のマイクロプロセ
ッサ（８ビツト処理のものなど）を用いているが、通常
のコンピュータでのＴＳＳ通信回線に用いられている９
６００８ Ｐ Ｓ程度のスピードであれば充分演算速度
的に対応できる。これは、本実施例では、コードの変換
を移行元コンピユータ２に割り当てたマイクロプロセッ
サ部２８に担当させること、２７と２８との間のデータ
受渡しをＦＩＦＯメモリ１２に行なわせ、８の処理の負
担を軽減させることにより、２７の受信信号落ちによる
エラーを防ぐことにより実現できる。
本発明によれば、移行元コンピュータの通＜ｇ回線に対
応するマイクロプロセッサ、移行元コンピユータの通信
回線に対応するマイクロプロセッサと１通常のパーソナ
ルコンピュータ機能を有し、全体の制御を行なうマイク
ロプロセッサとを非同期に結合利用して異機種コンピュ
ータ間のソフトウェアあるいはデータの移行ができるの
で、低価格で実現でき、遠隔地でも実現でき、かつ、移
行元あるいは移行先のコンピュータに手を加える必要が
なく、また、移行に処理時間がかかる場合でも、パーソ
ナルコンピュータ機能は独立に使えるので、移行作業中
も別の作業を進めることができる。
応するマイクロプロセッサ、移行元コンピユータの通信
回線に対応するマイクロプロセッサと１通常のパーソナ
ルコンピュータ機能を有し、全体の制御を行なうマイク
ロプロセッサとを非同期に結合利用して異機種コンピュ
ータ間のソフトウェアあるいはデータの移行ができるの
で、低価格で実現でき、遠隔地でも実現でき、かつ、移
行元あるいは移行先のコンピュータに手を加える必要が
なく、また、移行に処理時間がかかる場合でも、パーソ
ナルコンピュータ機能は独立に使えるので、移行作業中
も別の作業を進めることができる。
第１図は、本発明の全体構成図、第２図は１本発明にお
ける全体制御手順図、第３図は、本発明におけるＦＩＦ
Ｏメモリの購造図である。 １・・・移行元コンピュータ、２・・・移行先コンビュ
ー竿２０ 竿３０ ツク
ける全体制御手順図、第３図は、本発明におけるＦＩＦ
Ｏメモリの購造図である。 １・・・移行元コンピュータ、２・・・移行先コンビュ
ー竿２０ 竿３０ ツク
Claims (1)
- １．開発ソフトウエアを蓄積した移行元コンピユータと
移行する相手方コンピユータとの間に介在し、両者のコ
ンピユータの間のソフトウエアおよびデータの移行を円
滑に行なうための装置において、開発したソフトウエア
を蓄積したコンピユータに対応する通信回線に割り付け
たマイクロプロセツサと移行先コンピユータに対応する
通信回線に割り付けたマイクロプロセツサとを設け、こ
れらを非同期で動作させるための制御を行なうマイクロ
プロセツサを含めた３個のマイクロプロセツサを有する
ことを特徴とする、異機種コンピユータ間のソフトウエ
ア移行装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182623A JPS6162153A (ja) | 1984-09-03 | 1984-09-03 | 異機種コンピユ−タ間のソフトウエア移行装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182623A JPS6162153A (ja) | 1984-09-03 | 1984-09-03 | 異機種コンピユ−タ間のソフトウエア移行装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6162153A true JPS6162153A (ja) | 1986-03-31 |
Family
ID=16121522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59182623A Pending JPS6162153A (ja) | 1984-09-03 | 1984-09-03 | 異機種コンピユ−タ間のソフトウエア移行装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162153A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792954A (en) * | 1980-12-01 | 1982-06-09 | Nippon Telegr & Teleph Corp <Ntt> | Format converting device |
| JPS59123061A (ja) * | 1982-12-28 | 1984-07-16 | Toshiba Corp | デ−タの変換方式 |
| JPS59123047A (ja) * | 1982-12-28 | 1984-07-16 | Nec Corp | 文字コ−ド変換方式 |
-
1984
- 1984-09-03 JP JP59182623A patent/JPS6162153A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792954A (en) * | 1980-12-01 | 1982-06-09 | Nippon Telegr & Teleph Corp <Ntt> | Format converting device |
| JPS59123061A (ja) * | 1982-12-28 | 1984-07-16 | Toshiba Corp | デ−タの変換方式 |
| JPS59123047A (ja) * | 1982-12-28 | 1984-07-16 | Nec Corp | 文字コ−ド変換方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301351A (en) | Data transfer control system between high speed main memory and input/output processor with a data mover | |
| JPH02189670A (ja) | コンピュータ・システムのインターロック方法 | |
| JPS61855A (ja) | プロセサ・インタフエ−ス回路 | |
| JPH0429102B2 (ja) | ||
| US6950092B2 (en) | Input device with multiple controls having interchangeable functionality | |
| JPH05189192A (ja) | ディスプレイ・アダプタ・インターフェース装置及び方法 | |
| JPS6162153A (ja) | 異機種コンピユ−タ間のソフトウエア移行装置 | |
| JPH0480811A (ja) | 電子機器 | |
| JPS6240736B2 (ja) | ||
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPS6229831B2 (ja) | ||
| JPH01116682A (ja) | 監視表示装置 | |
| JP2531206B2 (ja) | チャネル装置 | |
| JPS60254350A (ja) | デ−タ通信制御装置 | |
| JP2539517B2 (ja) | 通信制御方法 | |
| Veldstra et al. | A small operating system for a 8080 micro-computer system | |
| JPH04184525A (ja) | 磁気ディスク装置 | |
| JPH0217521A (ja) | 情報処理装置のヘルプ処理方式 | |
| JPS5833761A (ja) | 遠隔保守方式 | |
| JPS6125167B2 (ja) | ||
| JPS61283941A (ja) | 分散形プログラム転送システム | |
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
| JPS5858632A (ja) | Ｉ／ｏインタ−フエ−スの制御方法 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPS63266524A (ja) | 画面デ−タ設定方法 |