JPS6166570A - 半波整流器回路 - Google Patents
半波整流器回路Info
- Publication number
- JPS6166570A JPS6166570A JP18760384A JP18760384A JPS6166570A JP S6166570 A JPS6166570 A JP S6166570A JP 18760384 A JP18760384 A JP 18760384A JP 18760384 A JP18760384 A JP 18760384A JP S6166570 A JPS6166570 A JP S6166570A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- transistors
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明に半波整流器回、路に関する。
（従来技術とその問題点）
従来、半波整流器の回路構成はダイオードの一方向特性
金利用するか、トランジスタのベース・エミッタ間電圧
とコレクタ電流の特性金利用するかのいずれかを利用す
る構成が一般的であり、前者ノｊｉｊｌは入カレペルが
ダイオードの順方向電圧Ｖ１以上必要でありｔｔ、ダイ
オードの順方向電圧Ｖ は温度特性が大きく、後者の場
合にもトラ？ ンジスタのベース・エミッタ間電圧Ｖ８］ｌの温度特性
が大きいことや、直流電流増幅率ｈＦｌ も温度特性が
大きく、従っていずれの場合にも、低信号入力レベルを
精度の良い半波整流波形に変換することは出来なかつ九
。
金利用するか、トランジスタのベース・エミッタ間電圧
とコレクタ電流の特性金利用するかのいずれかを利用す
る構成が一般的であり、前者ノｊｉｊｌは入カレペルが
ダイオードの順方向電圧Ｖ１以上必要でありｔｔ、ダイ
オードの順方向電圧Ｖ は温度特性が大きく、後者の場
合にもトラ？ ンジスタのベース・エミッタ間電圧Ｖ８］ｌの温度特性
が大きいことや、直流電流増幅率ｈＦｌ も温度特性が
大きく、従っていずれの場合にも、低信号入力レベルを
精度の良い半波整流波形に変換することは出来なかつ九
。
本発明の目的は１回路金差動増幅器で構成することによ
り、上記欠点を解決し、しかも回路に電圧利得を持比せ
られることによ−、小信号入力レベルより動作可能で温
度特性が良好な高精度の半波整流器回路全提供すること
にある。
り、上記欠点を解決し、しかも回路に電圧利得を持比せ
られることによ−、小信号入力レベルより動作可能で温
度特性が良好な高精度の半波整流器回路全提供すること
にある。
（問題点を解決する之めの手段）
本発明の中波整流器回路は、＠１及び第２のトランジス
タのエミッタが共通接続され、かつ該ベースがそれぞれ
入力端子対の各端子に接続して成る第１の差動増幅器と
、５！３及び第４のトランジスタのエミッタが共通接続
され、かつ第３０ト°ランシスタのベースが前記第２の
トランジスタのベースに第４のトランジスタのベースが
前記第１のトランジスタのベースに接続して成る第２０
差動増幅器と、第５及び第６のトランジスタのエミッタ
が共通接続され該接続点が前記第３のトランジスタのコ
レクタに接続され、ベースがそれぞれ前記第１及び第２
のトランジスタのコレクタに接続して成る第３の差動増
ｌ器と、第７及び第８のトランジスタのエミッタが共通
接続されて該接続点が前記第４のトランジスタのコレク
タに接続し、前記第７及びｗＥ８のトランジスタ対で構
成される差動増幅器の出力と前記第３の差動増幅器の出
力とが互いに逆相になるように前記第７及び第８のトラ
ンジスタのベースとコレクタがそれぞれ前記第５及び第
６のトランジスタのベースとコレクタに接続して放る第
４の差動増幅器と、第９及び第１０のトランジスタのエ
ミッタが共通接続され該第９のトランジスタのベースが
前記第４のトランジスタのベースに接続されコレクタが
前記第５のトランジスタのコレクタに接続され該第１０
のトランジスタのベースが前記第２のトランジスタのベ
ースに接続されコレクタが前記第６のトランジスタのコ
レクタに接続されて成る第５の差動増幅器と、前記第１
．第２．第５．渠６のトランジスタのそれぞれのコレク
タと電源との間に接続する負荷抵抗と、前記第５及び第
６のトランジスタのそれぞれのコレクタに接続する出力
端子対とを含んで構成される。
タのエミッタが共通接続され、かつ該ベースがそれぞれ
入力端子対の各端子に接続して成る第１の差動増幅器と
、５！３及び第４のトランジスタのエミッタが共通接続
され、かつ第３０ト°ランシスタのベースが前記第２の
トランジスタのベースに第４のトランジスタのベースが
前記第１のトランジスタのベースに接続して成る第２０
差動増幅器と、第５及び第６のトランジスタのエミッタ
が共通接続され該接続点が前記第３のトランジスタのコ
レクタに接続され、ベースがそれぞれ前記第１及び第２
のトランジスタのコレクタに接続して成る第３の差動増
ｌ器と、第７及び第８のトランジスタのエミッタが共通
接続されて該接続点が前記第４のトランジスタのコレク
タに接続し、前記第７及びｗＥ８のトランジスタ対で構
成される差動増幅器の出力と前記第３の差動増幅器の出
力とが互いに逆相になるように前記第７及び第８のトラ
ンジスタのベースとコレクタがそれぞれ前記第５及び第
６のトランジスタのベースとコレクタに接続して放る第
４の差動増幅器と、第９及び第１０のトランジスタのエ
ミッタが共通接続され該第９のトランジスタのベースが
前記第４のトランジスタのベースに接続されコレクタが
前記第５のトランジスタのコレクタに接続され該第１０
のトランジスタのベースが前記第２のトランジスタのベ
ースに接続されコレクタが前記第６のトランジスタのコ
レクタに接続されて成る第５の差動増幅器と、前記第１
．第２．第５．渠６のトランジスタのそれぞれのコレク
タと電源との間に接続する負荷抵抗と、前記第５及び第
６のトランジスタのそれぞれのコレクタに接続する出力
端子対とを含んで構成される。
（実施例）
次に１本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例の回路図である。
この実施例は、第１及び第２のトランジスタＱｂＱｍの
エミッタが共通接続されかつ該ベースがそれぞれ入力端
子対１．１′の各端子に接続して成る第１の差動増幅器
と、第３及び第４のトランジスタＱｓ 、Ｑ４のエミッ
タが共通接続され、かつ。
エミッタが共通接続されかつ該ベースがそれぞれ入力端
子対１．１′の各端子に接続して成る第１の差動増幅器
と、第３及び第４のトランジスタＱｓ 、Ｑ４のエミッ
タが共通接続され、かつ。
第３のトランジスタＱｓのベースが第２のトランジスタ
（ｈのベースに第４のトランジスタＱ４のベースが第１
のトランジスタＱｓのベースに接続して成る第２０差動
増幅器と、第５及び第６のトランジスタＱｓ ＝ Ｑ−
のエミッタが共通接続され該接続点が第３のトランジス
タＱｓのコレクタに接続されベースがそれぞれ第１及び
第２のトランジスタＱｌ 、にｈのコレクタに接続して
成る第３０差動増幅器と、第７及び第８のトランジスタ
Ｑｙ＋Ｑ・のエミッタが共通接続されて該接続点が第４
のトランジスタＱ４のコレクタに接続しＷ、７及び第８
のトランジスタ対で構成される差動増幅器の出力と第３
０差動増幅器の出力とが互いに逆相になるように第７及
び第８のトランジスタＱγｔＱａのベースとコレクタが
それぞれ第５及び第６のトランジスタＱ＋ｓ 、 Ｑｓ
のベースとコレクタに接続して成る第４の差動増幅器と
、パ様９及び第１０のトランジスタＱ＊ ＊ Ｑｓｏ
のエミッタが共通接続され該第９のトランジスタＱ９
のベースが第４のトランジスタＱ４のベースに接続され
コレクタが５のトランジスタＱｓのコレクタに接続され
該第１０のトランジスタＱ１ｏのベースが第２のトラン
ジスタＱ、のベースに接続されコレクタが第６のトラン
ジスタＱｓのコレクタに接続されて成る第５の差動増幅
器と、前記第１．第２．第５．第６のトランジスタＱ息
＊ Ｑｘ ＊ Ｑｓ ＊ Ｑａのそれぞれのコレクタと
電源Ｖｃｃとの間に接続する負荷抵抗ＰＬｌ、 ＲＬ２
． ＲＬ３． ＲＬ４と、第５及び第６のトランジスタ
のそれぞれのコレクタに接続する出力端子対２．２′と
を含んで構成される。ＩＩｓ■２は定ｔａ源である。
（ｈのベースに第４のトランジスタＱ４のベースが第１
のトランジスタＱｓのベースに接続して成る第２０差動
増幅器と、第５及び第６のトランジスタＱｓ ＝ Ｑ−
のエミッタが共通接続され該接続点が第３のトランジス
タＱｓのコレクタに接続されベースがそれぞれ第１及び
第２のトランジスタＱｌ 、にｈのコレクタに接続して
成る第３０差動増幅器と、第７及び第８のトランジスタ
Ｑｙ＋Ｑ・のエミッタが共通接続されて該接続点が第４
のトランジスタＱ４のコレクタに接続しＷ、７及び第８
のトランジスタ対で構成される差動増幅器の出力と第３
０差動増幅器の出力とが互いに逆相になるように第７及
び第８のトランジスタＱγｔＱａのベースとコレクタが
それぞれ第５及び第６のトランジスタＱ＋ｓ 、 Ｑｓ
のベースとコレクタに接続して成る第４の差動増幅器と
、パ様９及び第１０のトランジスタＱ＊ ＊ Ｑｓｏ
のエミッタが共通接続され該第９のトランジスタＱ９
のベースが第４のトランジスタＱ４のベースに接続され
コレクタが５のトランジスタＱｓのコレクタに接続され
該第１０のトランジスタＱ１ｏのベースが第２のトラン
ジスタＱ、のベースに接続されコレクタが第６のトラン
ジスタＱｓのコレクタに接続されて成る第５の差動増幅
器と、前記第１．第２．第５．第６のトランジスタＱ息
＊ Ｑｘ ＊ Ｑｓ ＊ Ｑａのそれぞれのコレクタと
電源Ｖｃｃとの間に接続する負荷抵抗ＰＬｌ、 ＲＬ２
． ＲＬ３． ＲＬ４と、第５及び第６のトランジスタ
のそれぞれのコレクタに接続する出力端子対２．２′と
を含んで構成される。ＩＩｓ■２は定ｔａ源である。
次に、この実施例の動作について説明する。
第１の差動増幅器の利得は十分に大きく正弦波入力信号
ｖｘＮに対して出力署号Ｖ１はほぼ矩形波となり、第１
の差動増幅器の出力に接続されるトランジスタＱｓ ＝
Ｑｓ及びトランジスタＱ６゜Ｑｙｔスイ、チングし、
それぞれをオン、オフさせている。トランジスタＱｓ
＋ Ｑ４ Ｔ Ｑｓ ＋ Ｑｓ ＊Ｑ７ ｔ Ｑｓ ｅ
定電流源Ｉ、で構成される第２．＠３、第４の差動増幅
器は乗算器であり、第１０差動増幅器の出力信号ＶＩＫ
↓す、第１の差動増幅器の人力信号ｖＩＮは上記の乗算
器出力Ｉ３＊ 工４では両波！Ｉ流波形となる。
ｖｘＮに対して出力署号Ｖ１はほぼ矩形波となり、第１
の差動増幅器の出力に接続されるトランジスタＱｓ ＝
Ｑｓ及びトランジスタＱ６゜Ｑｙｔスイ、チングし、
それぞれをオン、オフさせている。トランジスタＱｓ
＋ Ｑ４ Ｔ Ｑｓ ＋ Ｑｓ ＊Ｑ７ ｔ Ｑｓ ｅ
定電流源Ｉ、で構成される第２．＠３、第４の差動増幅
器は乗算器であり、第１０差動増幅器の出力信号ＶＩＫ
↓す、第１の差動増幅器の人力信号ｖＩＮは上記の乗算
器出力Ｉ３＊ 工４では両波！Ｉ流波形となる。
一方、トランジスタＱ＠−Ｑｔ・ と定電流源Ｉ。
で構成される第５０差動増幅器は、上記第２０差動増幅
器の定電流源工３と同じ値の定電流源工２で駆動される
ことに工す、トランジスタＱ書のコレクタに流れる電流
工６とトランジスタＱｚｏのコレクタに流れる電流工６
ば、正弦波入力信号ｖＩＮの半周期ごとに第３．ｇ４の
差動増幅器のトランジスタＱｓ−Ｑγのコレクタに流れ
る電流値の和Ｉ、、！：トランジスタＱｓ、Ｑ−のコレ
クタに流れる電流値の和工、と、いずれかがそれぞれ等
しくなる。従って、第１図の出力波形ｖＯは正弦波入力
信号Ｖ工、に対して半波整流波形となる。この様子を第
２図に示す。
器の定電流源工３と同じ値の定電流源工２で駆動される
ことに工す、トランジスタＱ書のコレクタに流れる電流
工６とトランジスタＱｚｏのコレクタに流れる電流工６
ば、正弦波入力信号ｖＩＮの半周期ごとに第３．ｇ４の
差動増幅器のトランジスタＱｓ−Ｑγのコレクタに流れ
る電流値の和Ｉ、、！：トランジスタＱｓ、Ｑ−のコレ
クタに流れる電流値の和工、と、いずれかがそれぞれ等
しくなる。従って、第１図の出力波形ｖＯは正弦波入力
信号Ｖ工、に対して半波整流波形となる。この様子を第
２図に示す。
（発明の効果）
本発明は１以上説明し九工うに、小信号レベルから動作
可能で、温度特性が良好な高精度の半波整流回路が得ら
れるという効果がある。
可能で、温度特性が良好な高精度の半波整流回路が得ら
れるという効果がある。
第１図は本発明の実施例を示す回路図、第２図ＩＩ′ｉ
第１図に示す回路の各部における電圧及び電流の波形図
である。 Ｉ、、１．・・・・・・定電流源ｓ Ｑｔ ５Ｑｘａ・
・・・・・トランジスタ、■８、・・・・・・入力信号
、ｖｏ・・・・・・出力信号、 ＶＣＣ・・・・・・電
源。 髪２図
第１図に示す回路の各部における電圧及び電流の波形図
である。 Ｉ、、１．・・・・・・定電流源ｓ Ｑｔ ５Ｑｘａ・
・・・・・トランジスタ、■８、・・・・・・入力信号
、ｖｏ・・・・・・出力信号、 ＶＣＣ・・・・・・電
源。 髪２図
Claims (1)
- 第１及び第２のトランジスタのエミッタが共通接続され
かつ該ベースがそれぞれ入力端子対の各端子に接続して
成る第１の差動増幅器と、第３及び第４のトランジスタ
のエミッタが共通接続されかつ、第３のトランジスタの
ベースが前記第２のトランジスタのベースに第４のトラ
ンジスタのベースが前記第１のトランジスタのベースに
接続して成る第２の差動増幅器と、第５及び第６のトラ
ンジスタのエミッタが共通接続され該接続点が前記第３
のトランジスタのコレクタに接続され、ベースがそれぞ
れ前記第１及び第２のトランジスタのコレクタに接続し
て成る第３の差動増幅器と、第７及び第８のトランジス
タのエミッタが共通接続されて該接続点が前記第４のト
ランジスタのコレクタに接続し前記第７及び第８のトラ
ンジスタ対で構成される差動増幅器の出力と前記第３の
差動増幅器の出力とが互いに逆相になるように前記第７
及び第８のトランジスタのベースとコレクタがそれぞれ
前記第５及び第６のトランジスタのベースとコレクタに
接続して成る第４の差動増幅器と、第９及び第１０のト
ランジスタのエミッタが共通接続され該第９のトランジ
スタのベースが前記第４のトランジスタのベースに接続
されコレクタが前記第５のトランジスタのコレクタに接
続され該第１０のトランジスタのベースが前記第２のト
ランジスタのベースに接続されコレクタが前記第６のト
ランジスタのコレクタに接続されて成る第５の差動増幅
器と、前記第１、第２、第５、第６のトランジスタのそ
れぞれのコレクタと電源との間に接続する負荷抵抗と、
前記第５及び第６のトランジスタのそれぞれのコレクタ
に接続する出力端子対とを含むことを特徴とする半波整
流器回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18760384A JPS6166570A (ja) | 1984-09-07 | 1984-09-07 | 半波整流器回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18760384A JPS6166570A (ja) | 1984-09-07 | 1984-09-07 | 半波整流器回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6166570A true JPS6166570A (ja) | 1986-04-05 |
Family
ID=16208997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18760384A Pending JPS6166570A (ja) | 1984-09-07 | 1984-09-07 | 半波整流器回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6166570A (ja) |
-
1984
- 1984-09-07 JP JP18760384A patent/JPS6166570A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6358484B2 (ja) | ||
| JPH0152783B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US3898578A (en) | Integrable power gyrator | |
| JPS6166570A (ja) | 半波整流器回路 | |
| JPS5928866B2 (ja) | 瞬時電力測定回路 | |
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JPS6315766B2 (ja) | ||
| JPH0349461Y2 (ja) | ||
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPS59104823A (ja) | 波形整形器 | |
| SU980233A1 (ru) | Преобразователь переменного тока в посто нный | |
| JPH0328581Y2 (ja) | ||
| JPS6349941Y2 (ja) | ||
| JPS60187262A (ja) | 全波整流回路 | |
| JPS5830321Y2 (ja) | 検波回路 | |
| JPS6130467Y2 (ja) | ||
| JPS6168517U (ja) | ||
| SU1327130A1 (ru) | Функциональный преобразователь | |
| JPS5813438Y2 (ja) | アイソレ−シヨン回路 | |
| JPH0438568Y2 (ja) | ||
| JPH0438591Y2 (ja) | ||
| SU1405078A1 (ru) | Функциональный преобразователь | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPH0153836B2 (ja) |