JPS6167251A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6167251A JPS6167251A JP59188103A JP18810384A JPS6167251A JP S6167251 A JPS6167251 A JP S6167251A JP 59188103 A JP59188103 A JP 59188103A JP 18810384 A JP18810384 A JP 18810384A JP S6167251 A JPS6167251 A JP S6167251A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- diffusion region
- region
- oxide film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、同一基板上に、同一形状でもｈｐ’ｇ（エ
ミッタ接地靜順方向電流増幅率）の異なる２種類のバイ
ポーラトランジスタを形成する半導体装置の製造方法に
関する。
ミッタ接地靜順方向電流増幅率）の異なる２種類のバイ
ポーラトランジスタを形成する半導体装置の製造方法に
関する。
（従来の技術）
バイポーラトランジスタにおいては、エミッタ拡散領域
の深さを変えることによシ、同一形状でもｈｒｇを変え
ることができる。そこで、従来、向−基板上に、ｈＦＥ
の異なる２種類のバイポーラトランジスタを形成する場
合は、エミッタ拡散領域を形成する際に、■ホトリソグ
ラフィ、■不純物ドープ、■ドライブインからなるエミ
ッタ拡散領域形成工程を２回くフ返すことによシ、２種
類の深さのエミッタ拡散領域、延いては２種類のｈＦＥ
のバイポーラトランジスタｔ−製造している。
の深さを変えることによシ、同一形状でもｈｒｇを変え
ることができる。そこで、従来、向−基板上に、ｈＦＥ
の異なる２種類のバイポーラトランジスタを形成する場
合は、エミッタ拡散領域を形成する際に、■ホトリソグ
ラフィ、■不純物ドープ、■ドライブインからなるエミ
ッタ拡散領域形成工程を２回くフ返すことによシ、２種
類の深さのエミッタ拡散領域、延いては２種類のｈＦＥ
のバイポーラトランジスタｔ−製造している。
（発明が解決しようとする問題点）
しかしながら、この方法では、エミッタ拡散領域形成工
程が一度のみの通常の製造方法に比較して工程数が３工
程も追加されるため、処８！時間が長くなる欠点があっ
た。また、２回目のドライブイン（熱処理）工程におい
て、既に形成されているエミッタ拡散領域の拡散プロフ
ァイルが乱れ、最終の特性値がバラツク欠点がある。
程が一度のみの通常の製造方法に比較して工程数が３工
程も追加されるため、処８！時間が長くなる欠点があっ
た。また、２回目のドライブイン（熱処理）工程におい
て、既に形成されているエミッタ拡散領域の拡散プロフ
ァイルが乱れ、最終の特性値がバラツク欠点がある。
これら欠点を改善するため、２回のエミッタ拡散領域形
成工程におけるドライブインを共通にすることが考えら
れた。その方法によれば、第１ホトリソグラフイ→第１
不純物ドープ→第２ホトリソグラフイ→第２不純物ドー
プ→ドライブインにより２種類の深さのエミッタ拡散領
域を形成することになる。そして、この方法によれば、
通常の製造方法に比較して２工程のみ追加されるだけで
あシ、ドライブインも共通に１回行われるだけで弊害を
防止できる。
成工程におけるドライブインを共通にすることが考えら
れた。その方法によれば、第１ホトリソグラフイ→第１
不純物ドープ→第２ホトリソグラフイ→第２不純物ドー
プ→ドライブインにより２種類の深さのエミッタ拡散領
域を形成することになる。そして、この方法によれば、
通常の製造方法に比較して２工程のみ追加されるだけで
あシ、ドライブインも共通に１回行われるだけで弊害を
防止できる。
しかるに、この方法では、第２不純物ドープ時に、それ
以前の第１不純物ドー１によシネ細物がドープされた領
域にも不純物がドープされてしまうから、やけシエミツ
タ拡散領域の拡散プロファイルが乱れ、再現性よくエミ
ッタ拡散領域を形成できない欠点がある。また、第２ホ
トリソグラフィ時に、それ以前の第１不純物ドーグによ
シネ細物を多量に含んだ膜上にボトレジストヲ塗布する
ことになって、ホトレジストと膜との密着性か悪い結果
、サイドエツチングが生じるようになるので、エミッタ
拡散領域の寸法が設計直通シにならない欠点がある。
以前の第１不純物ドー１によシネ細物がドープされた領
域にも不純物がドープされてしまうから、やけシエミツ
タ拡散領域の拡散プロファイルが乱れ、再現性よくエミ
ッタ拡散領域を形成できない欠点がある。また、第２ホ
トリソグラフィ時に、それ以前の第１不純物ドーグによ
シネ細物を多量に含んだ膜上にボトレジストヲ塗布する
ことになって、ホトレジストと膜との密着性か悪い結果
、サイドエツチングが生じるようになるので、エミッタ
拡散領域の寸法が設計直通シにならない欠点がある。
そこで、この発明では、上述従来の欠点を丁べて解決し
て２種類の深さのエミッタ拡散領域、延いては、ｈＦＥ
の異なる２種類のバイポーラトランジスタを製造する。
て２種類の深さのエミッタ拡散領域、延いては、ｈＦＥ
の異なる２種類のバイポーラトランジスタを製造する。
（問題点を解決するための手段）
この発明では、表面の酸化膜に開りたエミッタ用開孔部
からのリンドープとウェット０２雰囲気での第１の熱処
理により、各ベース拡散領域内にエミッタ拡散領域を形
成するとともに、その表面に酸化膜を形成し、その後、
一部のエミッタ拡散領域上の酸化膜を除去した状態で酸
化性雰囲気で第２の熱処理を行う。
からのリンドープとウェット０２雰囲気での第１の熱処
理により、各ベース拡散領域内にエミッタ拡散領域を形
成するとともに、その表面に酸化膜を形成し、その後、
一部のエミッタ拡散領域上の酸化膜を除去した状態で酸
化性雰囲気で第２の熱処理を行う。
（作用）
すると、表面に酸化膜・を有するエミッタ拡散領域は、
前記酸化膜形成時にその酸化膜にとシ込まれたリンの再
拡散によシ、表面から酸、イヒ膜が除去されたエミッタ
拡散領域よシ深く再分布する。すなわち、深さの異なる
２種類のエミッタ拡散領域が形成される。
前記酸化膜形成時にその酸化膜にとシ込まれたリンの再
拡散によシ、表面から酸、イヒ膜が除去されたエミッタ
拡散領域よシ深く再分布する。すなわち、深さの異なる
２種類のエミッタ拡散領域が形成される。
（実施例）
この発明の一実施例を第１図を参照して説明する。
第１図（ａｌは、Ｐ型シリコン基板１上にＮ型エピタキ
シャル層２を形成し、そのエピタキシャル層２をＰ型分
離体域３によシ複数の領域に分離し、所望のエピタキシ
ャル領域２１ 、２２ Ｋ各々Ｐ型ベース拡散領域４を
形成し、その後にエビメキシャル層２０表面の５ｉ０２
膜（酸化膜）５１／（エミッタ用開孔部６およびコレク
タ取出し領域用開孔部７をホトリソグラフィ（第１ホト
リソグラフイ）によシ形成した状態を示す。ここで、エ
ミッタ゛相開孔部６は各ベース拡散領域４上で開けられ
ておシ、コレクタ取出し領域用開孔部７はコレクタとじ
てのエピタキシャル領域２１，２ｚ各々の上罠おいて開
けられている。
シャル層２を形成し、そのエピタキシャル層２をＰ型分
離体域３によシ複数の領域に分離し、所望のエピタキシ
ャル領域２１ 、２２ Ｋ各々Ｐ型ベース拡散領域４を
形成し、その後にエビメキシャル層２０表面の５ｉ０２
膜（酸化膜）５１／（エミッタ用開孔部６およびコレク
タ取出し領域用開孔部７をホトリソグラフィ（第１ホト
リソグラフイ）によシ形成した状態を示す。ここで、エ
ミッタ゛相開孔部６は各ベース拡散領域４上で開けられ
ておシ、コレクタ取出し領域用開孔部７はコレクタとじ
てのエピタキシャル領域２１，２ｚ各々の上罠おいて開
けられている。
このような構造を製造した後、まず、エミッタ用開孔部
６およびコレクタ取出し領域用開孔部７を介して各ベー
ス拡散領域４およびエピタキシャル領域２１，２ｚにリ
ンドープを行い、続いて、８００℃〜１０００℃のウェ
ット０２雰囲気で第１ドライブイン（第１の熱処理）を
行う。すると、第１図（ｂ）に示すように、各ベース拡
散領域４中にＮ＋エミッタ拡散領域８が形成されるとと
もに、Ｎ＋コレクタ取出し領域９がエピタキシャル領域
２１゜２２中に形成される。さらに、各エミッタ拡散領
域８と各コレクタ取出し領域９の表面部にリンガラス層
（リンがと９込まれた酸化膜）１０が形成される。ここ
で、リンガラス層１０の膜厚は、いま例として前記リン
ドープを９５０℃で１０分ＰＯＣＬｓを用いて行い、続
く第１ドライブインを９５０℃で１５分ウつツ）Ｏｚｇ
囲気で行った場合、３０００Ａとなる。
６およびコレクタ取出し領域用開孔部７を介して各ベー
ス拡散領域４およびエピタキシャル領域２１，２ｚにリ
ンドープを行い、続いて、８００℃〜１０００℃のウェ
ット０２雰囲気で第１ドライブイン（第１の熱処理）を
行う。すると、第１図（ｂ）に示すように、各ベース拡
散領域４中にＮ＋エミッタ拡散領域８が形成されるとと
もに、Ｎ＋コレクタ取出し領域９がエピタキシャル領域
２１゜２２中に形成される。さらに、各エミッタ拡散領
域８と各コレクタ取出し領域９の表面部にリンガラス層
（リンがと９込まれた酸化膜）１０が形成される。ここ
で、リンガラス層１０の膜厚は、いま例として前記リン
ドープを９５０℃で１０分ＰＯＣＬｓを用いて行い、続
く第１ドライブインを９５０℃で１５分ウつツ）Ｏｚｇ
囲気で行った場合、３０００Ａとなる。
次に、第１図（Ｃ）に示すように、ホトレジスト１１を
用いたホトリソグラフィ（第２ホトリソグラフイ）で、
一方のエミッタ拡散領域８（エピタキシャル領域２２内
のベース拡散領域４中く形成された。
用いたホトリソグラフィ（第２ホトリソグラフイ）で、
一方のエミッタ拡散領域８（エピタキシャル領域２２内
のベース拡散領域４中く形成された。
エミッタ拡散領域で、その深さを浅くすることによ’）
ｈｒｇを低く制御したいトランジスタのエミッタ拡散
領域）上のリンガラス層１０をエツチング除去する。そ
の際、エツチング除去は、エミッタ拡散領域８の大きさ
よシーまわシ大きく行ってもよい。
ｈｒｇを低く制御したいトランジスタのエミッタ拡散
領域）上のリンガラス層１０をエツチング除去する。そ
の際、エツチング除去は、エミッタ拡散領域８の大きさ
よシーまわシ大きく行ってもよい。
その後、１０００℃〜１】００℃例えば１０００℃で１
００分０１雰囲気（酸化性雰囲気）で第２ドライブイン
（第２の熱処理）を行う。すると、第１図（ｄ）に示す
ように、先のホトリングラフィで表面からリンガラス層
が除去された前記一方のエミッタ拡散領域８では通常の
再分布（再拡散）が行われ、約１．７μｍの深さのエミ
ッタ拡散領域８となる。一方、表面にリンガラス層１０
を有する他方のエミッタ拡散領域８（エピタキシャル領
域２１内のベース拡散領域４中に形成されたエミッタ拡
散領域）では、リンガラス／１１１０よシのリンの再拡
散によシ深く再分布（再拡散〕が行われ、約２．０μｍ
のエミッタ拡散領域８となる。その結果、例えば２．２
μｍのベース拡散領域４を形成しておけば、ｈＦｇ ２
００のトランジスタ（第１図（ｄ、）でＷＢＩのベース
幅をもつトランジスタ）と、ｈｐｉ： ５０のトランジ
スタ（第１図（ｄ）でＷＢ２のベース幅をもつトランジ
スタ）が同一基板１上に同時に形成される。
００分０１雰囲気（酸化性雰囲気）で第２ドライブイン
（第２の熱処理）を行う。すると、第１図（ｄ）に示す
ように、先のホトリングラフィで表面からリンガラス層
が除去された前記一方のエミッタ拡散領域８では通常の
再分布（再拡散）が行われ、約１．７μｍの深さのエミ
ッタ拡散領域８となる。一方、表面にリンガラス層１０
を有する他方のエミッタ拡散領域８（エピタキシャル領
域２１内のベース拡散領域４中に形成されたエミッタ拡
散領域）では、リンガラス／１１１０よシのリンの再拡
散によシ深く再分布（再拡散〕が行われ、約２．０μｍ
のエミッタ拡散領域８となる。その結果、例えば２．２
μｍのベース拡散領域４を形成しておけば、ｈＦｇ ２
００のトランジスタ（第１図（ｄ、）でＷＢＩのベース
幅をもつトランジスタ）と、ｈｐｉ： ５０のトランジ
スタ（第１図（ｄ）でＷＢ２のベース幅をもつトランジ
スタ）が同一基板１上に同時に形成される。
なお、前記第２ドライブイン時に前記一方のエミッタ拡
散領域８の表面に５ｉ（ｈ膜１２が形成される。また、
この第２ドライブインによシコレクタ取出し領域９がエ
ピタキシャル領域２１．２２中に深く再分布される。
散領域８の表面に５ｉ（ｈ膜１２が形成される。また、
この第２ドライブインによシコレクタ取出し領域９がエ
ピタキシャル領域２１．２２中に深く再分布される。
なお、以上の一実施例では、シリコン基板１上のエピタ
キシャル領域２ｓ ｒ ２ｚ ’ｆ−互いに分離された
半導体領域としてバイポーラトランジスタを形成したが
、シリコン基板１自体に作られた複数の分離半導体領域
に各々トランジスタを形成することもできる。
キシャル領域２ｓ ｒ ２ｚ ’ｆ−互いに分離された
半導体領域としてバイポーラトランジスタを形成したが
、シリコン基板１自体に作られた複数の分離半導体領域
に各々トランジスタを形成することもできる。
（発明の効果）
以上よ）明らかなようにこの発明の方法によれば、第１
ホトリソグラフイ→リンドープ→第１ドライブイン→第
２ホトリソグラフイ→第２ドライブインにより深さの異
なる２種類のエミッタ拡散領域を同一基板上に形成する
ことかでき、通常の製造方法に比較して僅か２工程の追
加だけで２種類の深さのエミッタ拡散領域を形成できる
。さらに、この発明の方法をアルミゲートＢｉ −０Ｍ
Ｏ３の工程に用いると、アルミゲー） Ｂｉ−０ＭＯ８
の工程は元々エミッタホトリングラフィ→エミッタ不細
物ドープ→エミッタドライブイン→ゲートホトリングラ
フィ→ゲート酸化→配線工程となっていて、この発明の
前記工程フローが全くこれに当てはまるから、工程を増
加させることなくこの発明の方法を実施することができ
る。また、この発明の方法において、リンドープおよび
ドライブインの工程は、２種類の深芒のエミッタ拡散領
域の形成に共通に用いられるものでりるから、これら工
程がどちらか一方のエミッタ拡散領域にとっては害とな
ることを防止できる。さらに、リンドープのためのエミ
ッタ用開孔部は、リンドーデ工程以前の最初の工程で、
ホトレジストの密着性が良い状態で正確に開けることが
でき、その結果として設計値通りの大きさのエミッタ拡
散領域を形成することができる。
ホトリソグラフイ→リンドープ→第１ドライブイン→第
２ホトリソグラフイ→第２ドライブインにより深さの異
なる２種類のエミッタ拡散領域を同一基板上に形成する
ことかでき、通常の製造方法に比較して僅か２工程の追
加だけで２種類の深さのエミッタ拡散領域を形成できる
。さらに、この発明の方法をアルミゲートＢｉ −０Ｍ
Ｏ３の工程に用いると、アルミゲー） Ｂｉ−０ＭＯ８
の工程は元々エミッタホトリングラフィ→エミッタ不細
物ドープ→エミッタドライブイン→ゲートホトリングラ
フィ→ゲート酸化→配線工程となっていて、この発明の
前記工程フローが全くこれに当てはまるから、工程を増
加させることなくこの発明の方法を実施することができ
る。また、この発明の方法において、リンドープおよび
ドライブインの工程は、２種類の深芒のエミッタ拡散領
域の形成に共通に用いられるものでりるから、これら工
程がどちらか一方のエミッタ拡散領域にとっては害とな
ることを防止できる。さらに、リンドープのためのエミ
ッタ用開孔部は、リンドーデ工程以前の最初の工程で、
ホトレジストの密着性が良い状態で正確に開けることが
でき、その結果として設計値通りの大きさのエミッタ拡
散領域を形成することができる。
第１図はこの発明の半導体装置の製造方法の一実施例を
示す断面図である。 】・・・Ｐ型シリコン基板、２・・・Ｎ型エピタキシャ
ル層、２ｔ＋２ｚ・・・エピタキシャル領域、３・・・
Ｐ型分離頭載、４・・・Ｐ型ベース拡散領域、５・・・
５ｉ０２膜、６・・・エミッタ用開孔部、８・・・Ｎ＋
エミッタ拡散領域、１０・・・リンガラス層、１１・・
・ホトレジスト。
示す断面図である。 】・・・Ｐ型シリコン基板、２・・・Ｎ型エピタキシャ
ル層、２ｔ＋２ｚ・・・エピタキシャル領域、３・・・
Ｐ型分離頭載、４・・・Ｐ型ベース拡散領域、５・・・
５ｉ０２膜、６・・・エミッタ用開孔部、８・・・Ｎ＋
エミッタ拡散領域、１０・・・リンガラス層、１１・・
・ホトレジスト。
Claims (1)
- 同一基板上のコレクタとしての互いに分離された複数
の半導体領域にベース拡散領域を形成した後、表面の酸
化膜に各ベース拡散領域上にてエミッタ用開孔部を形成
する工程と、この工程で形成されたエミッタ用開孔部を
介して各ベース拡散領域中にリンをドープし、さらにウ
ェットＯ＿２雰囲気中で第１の熱処理を行うことにより
、前記各ベース拡散領域内にエミッタ拡散領域を形成し
、その表面に酸化膜を形成する工程と、次いで一部のエ
ミッタ拡散領域上の酸化膜を除去する工程と、その後に
酸化性の雰囲気で第２の熱処理を行うことにより、表面
に酸化膜を有するエミッタ拡散領域と、表面から酸化膜
が除去されたエミッタ拡散領域とで異なる深さにエミッ
タ拡散領域をベース拡散領域中に再分布させる工程とを
具備してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59188103A JPS6167251A (ja) | 1984-09-10 | 1984-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59188103A JPS6167251A (ja) | 1984-09-10 | 1984-09-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6167251A true JPS6167251A (ja) | 1986-04-07 |
Family
ID=16217749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59188103A Pending JPS6167251A (ja) | 1984-09-10 | 1984-09-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701899A2 (en) | 1994-09-16 | 1996-03-20 | Seiko Epson Corporation | Ink jet printhead of the electric-field drive type and method of driving the same |
-
1984
- 1984-09-10 JP JP59188103A patent/JPS6167251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701899A2 (en) | 1994-09-16 | 1996-03-20 | Seiko Epson Corporation | Ink jet printhead of the electric-field drive type and method of driving the same |
| EP0701899B1 (en) * | 1994-09-16 | 2002-12-04 | Seiko Epson Corporation | Ink jet printhead of the electric-field drive type and method of driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5929153B2 (ja) | ＭＯＳｎ−チヤンネル・シリコンゲ−ト集積回路中に低抵抗相互接続部を形成する方法 | |
| KR940009361B1 (ko) | 복합형 직접회로소자 | |
| JPH0831543B2 (ja) | ＢｉＣＭＯＳ半導体素子の製造方法 | |
| US4885261A (en) | Method for isolating a semiconductor element | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPS6034063A (ja) | 半導体装置の製造方法 | |
| JPH0136710B2 (ja) | ||
| JPS6167266A (ja) | 半導体装置の製造方法 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JPH0831468B2 (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPH0254534A (ja) | 半導体装置及びその製造方法 | |
| JPH0139221B2 (ja) | ||
| JPH05218306A (ja) | 半導体集積回路およびその製造方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH012361A (ja) | 半導体装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPS60101961A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
| JPS62214637A (ja) | 半導体装置とその製造方法 | |
| JPS6064444A (ja) | 半導体装置の製造方法 | |
| JPS59200463A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH0220057A (ja) | 半導体装置の製造方法 | |
| JPH03284849A (ja) | 半導体装置およびその製造方法 | |
| JPS6079738A (ja) | 半導体装置の製造方法 |