JPS616748A - リプレ−ス制御回路 - Google Patents
リプレ−ス制御回路Info
- Publication number
- JPS616748A JPS616748A JP59127818A JP12781884A JPS616748A JP S616748 A JPS616748 A JP S616748A JP 59127818 A JP59127818 A JP 59127818A JP 12781884 A JP12781884 A JP 12781884A JP S616748 A JPS616748 A JP S616748A
- Authority
- JP
- Japan
- Prior art keywords
- data
- way
- buffer memory
- page
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋８） 産業上の利用分野
本発明は、セット・アソシアティブ形式をとるバッファ
メモリから、最も古いデータを追い出す為の不完全ＬＲ
Ｕ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）アルゴ
リズムを改善するリプレース制御回路に関する。
メモリから、最も古いデータを追い出す為の不完全ＬＲ
Ｕ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）アルゴ
リズムを改善するリプレース制御回路に関する。
従来から、セット・アソシアティブ形式をとるバッファ
メモリのリプレース・アルゴリズムとして上記ＬＲＬＩ
方弐が方式れてきた。
メモリのリプレース・アルゴリズムとして上記ＬＲＬＩ
方弐が方式れてきた。
然して、最近の半導体技術の進歩と、情報処理装置に求
められる性能の向上から、該バッファメモリの容量が大
きくなる動向にある。
められる性能の向上から、該バッファメモリの容量が大
きくなる動向にある。
従って、上記セット・アソシアティブ形式をとるバッフ
ァメモリのセント数（ウェイ数）も増大し、完全なＬＲ
Ｕアルゴリズムを実施する為に必要なリプレースメモリ
の容量が非常に大きくなってしまうと云う問題があり、
実際には上記ＬＲ［Ｉアルゴリズムの一部を簡略化した
不完全ＬＲＵアルゴリズムを採用しているのが現実であ
る。
ァメモリのセント数（ウェイ数）も増大し、完全なＬＲ
Ｕアルゴリズムを実施する為に必要なリプレースメモリ
の容量が非常に大きくなってしまうと云う問題があり、
実際には上記ＬＲ［Ｉアルゴリズムの一部を簡略化した
不完全ＬＲＵアルゴリズムを採用しているのが現実であ
る。
この不完全ＬＲＵアルゴリズムにおいても、セント数が
増加するに従って、リプレース制御回路がかなり複雑に
なる為、効率の良いリプレースアルゴリズムが要望され
ていた。
増加するに従って、リプレース制御回路がかなり複雑に
なる為、効率の良いリプレースアルゴリズムが要望され
ていた。
（ｂｌ 従来の技術
セット・アソシアティブ形式のバッファメモリを備えた
情報処理装置において、主記憶装置から該バッファメモ
リに新たなデータを転送する必要がある場合、若し該デ
ータを格納する場所がないと、一般には古いデータを追
い出して、そこに上記新規データを格納する。
情報処理装置において、主記憶装置から該バッファメモ
リに新たなデータを転送する必要がある場合、若し該デ
ータを格納する場所がないと、一般には古いデータを追
い出して、そこに上記新規データを格納する。
この場合、どのデータを追い出せば良いかのアルゴリズ
ムとして、前述のように不完全ＬＲＵアルゴリズムが広
く用いられている。
ムとして、前述のように不完全ＬＲＵアルゴリズムが広
く用いられている。
この方法は、主記憶装置から該バッファメモリに上記新
規データを登録する場合、該バッファメモリの当該デー
タのアドレスをアクセスして、最も古いデータが格納さ
れているウェイのデータを追い出すと云うものであるか
ら、各ウェイに格納されているデータの各々の新しさを
常に監視し、古いものはどれかを容易に決定可能とする
必要がある。
規データを登録する場合、該バッファメモリの当該デー
タのアドレスをアクセスして、最も古いデータが格納さ
れているウェイのデータを追い出すと云うものであるか
ら、各ウェイに格納されているデータの各々の新しさを
常に監視し、古いものはどれかを容易に決定可能とする
必要がある。
その為に、リプレースメモリを用意し、これにウェイ格
納データの新、旧情報（即ち、リプレース情報）を格納
し、バッファメモリがアクセスされる度に、該リプレー
ス情報を更新すると云う方法をとっている。
納データの新、旧情報（即ち、リプレース情報）を格納
し、バッファメモリがアクセスされる度に、該リプレー
ス情報を更新すると云う方法をとっている。
第２図が、上記不完全ＬＲＵアルゴリズムの概念を示す
図であって、その詳細については、特願昭５９−０３３
０１９に開示されているので、ここではその要点のみを
示すことにする。
図であって、その詳細については、特願昭５９−０３３
０１９に開示されているので、ここではその要点のみを
示すことにする。
本図に示された不完全ＬＲＵアルゴリズムの対象となる
セット・アソシアティブ形式のバッファメモリは、セン
ト数（ウェイ数）が０−Ｆ迄の１６ウエイで構成される
。
セット・アソシアティブ形式のバッファメモリは、セン
ト数（ウェイ数）が０−Ｆ迄の１６ウエイで構成される
。
本図において、０，１．２．−−、Ｆが書き込まれてい
る○印は、上記ウェイ番号に対応し、該１６個のウェイ
は４個宛、４個のグループに分けられ、０，４，８゜Ｃ
が第１グループＸ、１，５，９．Ｄが第２グループＹ、
２．６．Ａ、Ｅが第３グループＺ、３，７．Ｂ、Ｆが第
４グループＷを構成する。
る○印は、上記ウェイ番号に対応し、該１６個のウェイ
は４個宛、４個のグループに分けられ、０，４，８゜Ｃ
が第１グループＸ、１，５，９．Ｄが第２グループＹ、
２．６．Ａ、Ｅが第３グループＺ、３，７．Ｂ、Ｆが第
４グループＷを構成する。
本年完全ＬＲ１ｌアルゴリズムでは、これらのグループ
間で新、旧を考え、更に各グループ内で新。
間で新、旧を考え、更に各グループ内で新。
旧を考えると云う手法をとる。
矢印ＮＸＹ、 ＮＹＺ、−が、そのグループ間の新、旧
を表すデータで、ＸＯ４、ＸＯ８、−カ、クルーフ内ノ
新。
を表すデータで、ＸＯ４、ＸＯ８、−カ、クルーフ内ノ
新。
旧を表すデータである。
これらの矢印の第１文字Ｎはグループ間の新。
旧を表すものであることを示し、第２文字と第３文字は
矢印が第２文字のグループから第３文字のグループへ向
かうことを示していて、そのデータが°０′であると、
第３文字のグループの方が第２文字のグループの方より
新しく、 “１゛なら第２文字のグループの方が第３文
字のグループより新しいことを示している。
矢印が第２文字のグループから第３文字のグループへ向
かうことを示していて、そのデータが°０′であると、
第３文字のグループの方が第２文字のグループの方より
新しく、 “１゛なら第２文字のグループの方が第３文
字のグループより新しいことを示している。
例えば、ＮＸＹ・０はＹグループがＸグループより新し
く 、ＮＸＹ＝１はＸグループがＹグループより新しい
ことを示している。
く 、ＮＸＹ＝１はＸグループがＹグループより新しい
ことを示している。
又、第１文字Ｘ、Ｙ、Ｚ、Ｗは、それぞれのグループ内
での新、旧を表すものであることを示し第２文字と第３
文字についてはグループ間の場合と同じである。
での新、旧を表すものであることを示し第２文字と第３
文字についてはグループ間の場合と同じである。
これらの矢印（データ）を前記リプレースメモリに格納
し、該バッファメモリに対するアクセスがある毎に、こ
れらの値を更新し、追い出しか必要な時には、常時更新
されている上記データから最も古いウェイを求め、該ウ
ェイを追い出しの対象とするように機能する。
し、該バッファメモリに対するアクセスがある毎に、こ
れらの値を更新し、追い出しか必要な時には、常時更新
されている上記データから最も古いウェイを求め、該ウ
ェイを追い出しの対象とするように機能する。
例えば、ＮＸＹ＝ＮＸＷ−ＮＸＺ＝Ｏテあると、Ｘグル
ープが最も古く、そのＸグループ内で、例えばＸ０４＝
ＸＯＣ＝ＸＯ８＝０であると、ウェイ０が最も古いこと
になるので、このウェイＯを追い出しの対象とするもの
である。
ープが最も古く、そのＸグループ内で、例えばＸ０４＝
ＸＯＣ＝ＸＯ８＝０であると、ウェイ０が最も古いこと
になるので、このウェイＯを追い出しの対象とするもの
である。
即ち、従来方式の不完全ＬＲＵアルゴリズムにおいては
、グループ内、グループ間の新、旧判定データは完全形
となっているが、１６個の各ウェイ間については不完全
形になっていることが分かる。
、グループ内、グループ間の新、旧判定データは完全形
となっているが、１６個の各ウェイ間については不完全
形になっていることが分かる。
（Ｃ） 発明が解決しようとする問題点このように、
従来方式の不完全ＬＲＵアルゴリズムにおいては、グル
ープ間と、グループ内の両方において、新、旧の判定が
必要であり、グループ間、グループ内の新、旧判定デー
タを格納している前記リプレースメモリも大きくなり、
判定効率が余り良くないと云う問題点があった。
従来方式の不完全ＬＲＵアルゴリズムにおいては、グル
ープ間と、グループ内の両方において、新、旧の判定が
必要であり、グループ間、グループ内の新、旧判定デー
タを格納している前記リプレースメモリも大きくなり、
判定効率が余り良くないと云う問題点があった。
又、従来方式においては、ページアドレス方式の情報処
理装置の場合、全ページを対象としている為、ページ番
号の値によるバッファメモリ上のデータの数のばらつき
が大きいと云う問題点があった。
理装置の場合、全ページを対象としている為、ページ番
号の値によるバッファメモリ上のデータの数のばらつき
が大きいと云う問題点があった。
本発明は上記従来の欠点に鑑み、従来からある不完全Ｌ
Ｒ［Ｉアルゴリズムによる追い出しウェイ決定回路に、
ページ番号の一部（例えば、最下位ビット）を入力して
、偶数ページ、奇数ページ毎にデータを登録するウェイ
を分ける方法を提供することを目的とするものである。
Ｒ［Ｉアルゴリズムによる追い出しウェイ決定回路に、
ページ番号の一部（例えば、最下位ビット）を入力して
、偶数ページ、奇数ページ毎にデータを登録するウェイ
を分ける方法を提供することを目的とするものである。
（ｄｌ 問題点を解決する為の手段
そしてこの目的は、バッファメモリに新たなデータを格
納する必要が生じ、且つ該バッファメモリに既に格納さ
れているデータの何れかを追い出さないと、上記新たな
データが格納できない場合、上記新たなデータのページ
内アドレスと、該バッファメモリに格納されているデー
タの新しさを示す情報に、上記新たなデータのページ番
号を加えて、該バッファメモリに格納されているデータ
の何れのデータを追い出すかを決定する方法を提供ｔｅ
＋ 作用 即ち、本発明によれば、バッファメモリに登録するデー
タのアドレスのページ番号が、例えば偶数か、奇数かに
よって、登録されるウェイ番号が固定されるようにした
ものであるので、ＬＲＩＩアルゴリズムが偶数ページと
、奇数ページによって独立化され、結果としてリプレー
ス回路が簡単になる他、常に偶数ページと、奇数ページ
のデータの数が同じである為、ページ番号の値によるバ
ッファメモリ上のデータの数のばらつきが小さくなると
云う効果がある。
納する必要が生じ、且つ該バッファメモリに既に格納さ
れているデータの何れかを追い出さないと、上記新たな
データが格納できない場合、上記新たなデータのページ
内アドレスと、該バッファメモリに格納されているデー
タの新しさを示す情報に、上記新たなデータのページ番
号を加えて、該バッファメモリに格納されているデータ
の何れのデータを追い出すかを決定する方法を提供ｔｅ
＋ 作用 即ち、本発明によれば、バッファメモリに登録するデー
タのアドレスのページ番号が、例えば偶数か、奇数かに
よって、登録されるウェイ番号が固定されるようにした
ものであるので、ＬＲＩＩアルゴリズムが偶数ページと
、奇数ページによって独立化され、結果としてリプレー
ス回路が簡単になる他、常に偶数ページと、奇数ページ
のデータの数が同じである為、ページ番号の値によるバ
ッファメモリ上のデータの数のばらつきが小さくなると
云う効果がある。
（ｆｌ 実施例
以下本発明の実施例を図面によって詳述する。
第１図は本発明によるＬＲｌｌ フルボリズムの概念を
説明する図であり、（イ）はグループ内を従来と同じ完
全形とした場合を示し、（ロ）はグループ内、グループ
間のそれぞれにおいて、従来と同じ完全形とした場合を
示している。
説明する図であり、（イ）はグループ内を従来と同じ完
全形とした場合を示し、（ロ）はグループ内、グループ
間のそれぞれにおいて、従来と同じ完全形とした場合を
示している。
何れのケースについても、○、印内の文字はウェイ番号
を示し、矢印は従来方式の場合と同じ意味を表している
。
を示し、矢印は従来方式の場合と同じ意味を表している
。
本発明によるＬＲＩＩアルゴリズムは、本図から明らか
なごとく、バッファメモリを構成する１６ウエイを、偶
数ページ用セント （ウェイ０，２，４，６，８．Ａ。
なごとく、バッファメモリを構成する１６ウエイを、偶
数ページ用セント （ウェイ０，２，４，６，８．Ａ。
Ｃ，Ｅ）と、奇数ページ用セント （ウェイ１，３，５
，７，９゜Ｄ、Ｆ）とに分け、偶数ページ用セントには
偶数ページ（論理アドレスのピッ目９が°０”であるペ
ージ）のデータのみを格納し、奇数ページ用セントには
奇数ページ（論理アドレスのビット１９が“１°である
ページ）のデータのみを格納するようにした所に特徴が
ある。
，７，９゜Ｄ、Ｆ）とに分け、偶数ページ用セントには
偶数ページ（論理アドレスのピッ目９が°０”であるペ
ージ）のデータのみを格納し、奇数ページ用セントには
奇数ページ（論理アドレスのビット１９が“１°である
ページ）のデータのみを格納するようにした所に特徴が
ある。
そして、（イ）の例は、それぞれの偶数ページ用セント
、奇数ページ用セント内のグループ内は、従来と同じ完
全ＬＲＵアルゴリズムとなっている場合を示しており、
（ロ）の例は、グループ内でのウェイ数を２個にして、
グループ内、グループ間共に従来方式と同じ完全ＬＲＵ
アルゴリズムとした例を示している。
、奇数ページ用セント内のグループ内は、従来と同じ完
全ＬＲＵアルゴリズムとなっている場合を示しており、
（ロ）の例は、グループ内でのウェイ数を２個にして、
グループ内、グループ間共に従来方式と同じ完全ＬＲＵ
アルゴリズムとした例を示している。
このように、何れの例においても、本年完全ＬＲＵアル
ゴリズムでは、偶数ページ用セントと、奇数ページ用セ
ントとが完全に分かれているので、第２図の従来例と比
較して簡単になっており、それだけリプレース回路が簡
単化される。
ゴリズムでは、偶数ページ用セントと、奇数ページ用セ
ントとが完全に分かれているので、第２図の従来例と比
較して簡単になっており、それだけリプレース回路が簡
単化される。
次に、第３図によって、本発明によるリプレース回路を
ブロック図で示す。
ブロック図で示す。
先ず、図示していないバッファメモリのタグ部から、今
アクセスされ、新規データが登録されるアドレスのアク
セスウェイ番号コード（ＡＷＮＣ）が、リプレース書き
込み論理回路１に入力されると、該入力されたウェイ番
号毎に、第１図に示した本発明のＬＲＵアルゴリズムに
従って、当該ウェイが最新となるようにリプレースメモ
リ２に対する書き込みデータ〔矢印データ（０／１）
）が作成され、当該論理アドレスのページ内アドレスに
よってアクセスされている上記リプレースメモリ２の当
該領域（ページ毎に異なるウェイ対応）に書き込まれる
。
アクセスされ、新規データが登録されるアドレスのアク
セスウェイ番号コード（ＡＷＮＣ）が、リプレース書き
込み論理回路１に入力されると、該入力されたウェイ番
号毎に、第１図に示した本発明のＬＲＵアルゴリズムに
従って、当該ウェイが最新となるようにリプレースメモ
リ２に対する書き込みデータ〔矢印データ（０／１）
）が作成され、当該論理アドレスのページ内アドレスに
よってアクセスされている上記リプレースメモリ２の当
該領域（ページ毎に異なるウェイ対応）に書き込まれる
。
従って、例えばアクセスアドレスのページが偶数の時に
は、奇数ページ用セントのウェイに書き込まれることは
なく、逆にアクセスアドレスのページが奇数の時には、
偶数ページ用セントのウェイに書き込まれることはない
ように制御される。
は、奇数ページ用セントのウェイに書き込まれることは
なく、逆にアクセスアドレスのページが奇数の時には、
偶数ページ用セントのウェイに書き込まれることはない
ように制御される。
本発明の追い出しウェイ番号決定回路３においては、新
たなデータを登録する必要が生起した際、当該データの
論理アドレスのページアドレスの最下位ビット （ビン
目９）をみて、該アドレスが偶数の時には、第１図で説
明した前記偶数ページ用セントから、最も古いウェイ番
号を判定し、該アドレスが奇数の時には、前記奇数ペー
ジ用セントから、最も古いウェイ番号を判定して、追い
出しウェイ番号を決定し、該追い出されたウェイに、当
該新規データが書き込まれるように動作する。
たなデータを登録する必要が生起した際、当該データの
論理アドレスのページアドレスの最下位ビット （ビン
目９）をみて、該アドレスが偶数の時には、第１図で説
明した前記偶数ページ用セントから、最も古いウェイ番
号を判定し、該アドレスが奇数の時には、前記奇数ペー
ジ用セントから、最も古いウェイ番号を判定して、追い
出しウェイ番号を決定し、該追い出されたウェイに、当
該新規データが書き込まれるように動作する。
このように、本発明においては、バッファメモリに新規
データを登録する際、例えばそのデータの論理アドレス
のページ番号の偶数、奇数に対応して、互いに独立に生
成されている偶数ページ用セント、奇数ページ用セント
のリプレースメモリの内容から、最も古いウェイ番号を
決定できるようになっている。
データを登録する際、例えばそのデータの論理アドレス
のページ番号の偶数、奇数に対応して、互いに独立に生
成されている偶数ページ用セント、奇数ページ用セント
のリプレースメモリの内容から、最も古いウェイ番号を
決定できるようになっている。
ｆｇ） 発明の効果
以上、詳細に説明したように、本発明のリプレース制御
回路は、バッファメモリに登録するデータのアト、レス
のページ番号が、例えば偶数が、奇数かによって、登録
されるウェイ番号が固定されるようにしたものであるの
で、ＬＲ［Ｉアルゴリズムが偶数ページと、奇数ページ
によって独立化され、結果としてリプレース回路が簡単
になる他、常に偶数ページと、奇数ページのデータの数
が同じである為、ページ番号の値によるハソファメモリ
上のデータの数のばらつきが小さくなると云う効果があ
る。
回路は、バッファメモリに登録するデータのアト、レス
のページ番号が、例えば偶数が、奇数かによって、登録
されるウェイ番号が固定されるようにしたものであるの
で、ＬＲ［Ｉアルゴリズムが偶数ページと、奇数ページ
によって独立化され、結果としてリプレース回路が簡単
になる他、常に偶数ページと、奇数ページのデータの数
が同じである為、ページ番号の値によるハソファメモリ
上のデータの数のばらつきが小さくなると云う効果があ
る。
第１図は本発明による不完全ＬＲＵアルゴリズムの概念
を示す図、 第２図は従来方式による不完全ＬＲ１ｌアルゴリズムの
概念を示す図。 第３図は本発明によるリプレース回路をブロック図で示
した図、である。 図面において、 ○卵内に書き込まれている文字はウェイ番号。 ｘ、 ｙ、−、或いはＡ、Ｂ、−はグループ名。 ＮＸＹ、 ＮＴＺ、−はグループ間の新、旧を表すデー
タ。 ＸＯ４，ＸＯ８，−はグループ内の新、旧を表すデータ
。 １はリプレース書き込み論理回路。 ２はリプレースメモリ。 ３は追い出しウェイ番号決定回路。 をそれぞれ示す。 茶 １ 図 Ｌ Ｊ Ｌ
Ｊ（運ち委γヤーシｌ〕乞、７ト １ 図 Ｌ Ｊ牟 ２ ス 因・ 閃 間ＸＹ ＋ｑ Ｘ８ｃ
Ｙ’ＪＤ耀Ｘｗ ）ＪＹ乙 ポ’ ｕＹｖｌ／薫４□
°”′ ｈｒ Ｚ２Ａ ）ＪｇｌＡＪ芥 ３
図 ■
を示す図、 第２図は従来方式による不完全ＬＲ１ｌアルゴリズムの
概念を示す図。 第３図は本発明によるリプレース回路をブロック図で示
した図、である。 図面において、 ○卵内に書き込まれている文字はウェイ番号。 ｘ、 ｙ、−、或いはＡ、Ｂ、−はグループ名。 ＮＸＹ、 ＮＴＺ、−はグループ間の新、旧を表すデー
タ。 ＸＯ４，ＸＯ８，−はグループ内の新、旧を表すデータ
。 １はリプレース書き込み論理回路。 ２はリプレースメモリ。 ３は追い出しウェイ番号決定回路。 をそれぞれ示す。 茶 １ 図 Ｌ Ｊ Ｌ
Ｊ（運ち委γヤーシｌ〕乞、７ト １ 図 Ｌ Ｊ牟 ２ ス 因・ 閃 間ＸＹ ＋ｑ Ｘ８ｃ
Ｙ’ＪＤ耀Ｘｗ ）ＪＹ乙 ポ’ ｕＹｖｌ／薫４□
°”′ ｈｒ Ｚ２Ａ ）ＪｇｌＡＪ芥 ３
図 ■
Claims (1)
- セット・アソシアティブ形式をとるバッファメモリを備
えた情報処理装置において、該バッファメモリに新たな
データを格納する必要が生じ、且つ該バッファメモリに
既に格納されているデータの何れかを追い出さないと、
上記新たなデータが格納できない場合、上記新たなデー
タのページ内アドレスと、該バッファメモリに格納され
ているデータの新しさを示す情報に、上記新たなデータ
のページ番号を加えて、該バッファメモリに格納されて
いるデータの何れのデータを追い出すかを決定するよう
にしたことを特徴とするリプレース制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127818A JPS616748A (ja) | 1984-06-21 | 1984-06-21 | リプレ−ス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127818A JPS616748A (ja) | 1984-06-21 | 1984-06-21 | リプレ−ス制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS616748A true JPS616748A (ja) | 1986-01-13 |
| JPH037979B2 JPH037979B2 (ja) | 1991-02-04 |
Family
ID=14969418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127818A Granted JPS616748A (ja) | 1984-06-21 | 1984-06-21 | リプレ−ス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008298803A (ja) * | 2008-09-18 | 2008-12-11 | Toyota Central R&D Labs Inc | 圧力センサ出力処理装置と圧力センサ装置 |
-
1984
- 1984-06-21 JP JP59127818A patent/JPS616748A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008298803A (ja) * | 2008-09-18 | 2008-12-11 | Toyota Central R&D Labs Inc | 圧力センサ出力処理装置と圧力センサ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH037979B2 (ja) | 1991-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6430672B1 (en) | Method for performing address mapping using two lookup tables | |
| DE69627751T2 (de) | Verfahren und System zur Zuordnung von Speicherplätzen an Texturabbildungsdaten | |
| US4470129A (en) | Page modification method in a printer subsystem of the partial page buffer composing type | |
| EP0032956B1 (en) | Data processing system utilizing hierarchical memory | |
| JPS60181942A (ja) | メモリ制御装置 | |
| EP0239119B1 (en) | Information transferring method and apparatus of transferring information from one memory area to another memory area | |
| EP0239269B1 (en) | Image processing method and system | |
| CN103514098B (zh) | 用于回收存储空间的方法和系统 | |
| JPS616748A (ja) | リプレ−ス制御回路 | |
| JPH0553909A (ja) | 画像データ処理におけるキヤツシユメモリ制御方式 | |
| US5664078A (en) | Sorting apparatus and method for sorting data in sequence of reference levels indicated by the data | |
| EP0458569B1 (en) | Method and apparatus for generating character patterns in an output memory | |
| US4780713A (en) | Display device | |
| DE3588166T2 (de) | Entwurf einer Cache-Hierarchie zur Anwendung in einer Speicherverwaltungseinheit | |
| JPH0347510B2 (ja) | ||
| CN1077808A (zh) | 用于页面时效处理的多位矢量 | |
| JPH02150919A (ja) | 分割表示時における状態表示行の表示方式 | |
| DE2947115A1 (de) | Loeschanordnung fuer einen cache- speicher eines prozessors in einem multiprozessorsystem | |
| JPS6012658B2 (ja) | スタック・メモリ装置 | |
| JPS62208140A (ja) | データベース・システムの長大データ格納制御方法 | |
| JPS5789150A (en) | Method for making coincident stored information of multiple electronic computer system | |
| JPS6167367A (ja) | 画像制御装置 | |
| JPH0516451A (ja) | プリンタ | |
| JPS641036B2 (ja) | ||
| JPS63271518A (ja) | フアイル制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |