JPH0347510B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は表示画像情報を部分的に効率良く書込
み・読出すことのできる実用性の高い画像記憶装
置に関する。

〔発明の技術的背景とその問題点〕

近時、文字や図形や画像等を任意のフオーマツ
トで表示することのできるデイスプレイ装置の要
求が高まつている。この種の装置は一般に表示画
像の画素データを記憶する1000×1000ドツト程度
のビツトマツプメモリや、１文字当り24×24ドツ
トの文字フオントを4000字程度記憶したフオント
メモリを備え、このフオントメモリから読出した
文字フオントを表示画像に対応したビツトマツプ
メモリ（画像メモリ）の所望位置に書込んで画像
形成し、これを表示するべく構成されている。し
かして従来一般にこれらのメモリは、その処理速
度の向上の為に８ビツト乃至32ビツトの画素デー
タを１ワードの処理単位として、その読出しと書
込み処理が行われるようになつている。つまり２
値画像にあつては８画素乃至32画素が１ワード単
位として取扱われるようになつている。

ところが、画面上の任意の位置に24×24ドツト
からなる文字画像を表示せんとする場合には、フ
オントメモリから読出した１ワードのデータをビ
ツトマツプメモリ上の１ワードにまたがつて書込
み、またこれを読出すことが必要となつてくる。
つまり画像データとメモリのデータ格納単位との
間にずれが生じる。そこで従来では、メモリ内の
一方のワードに書込まれるデータをマスクを用い
て選択的に取出してそのワードに書込んだのち、
他方のワードに書込まれるデータを同様にマスク
を用いて取出してそのワードに書込む等の処理が
行われている。然し乍ら、このように２回の書込
み処理を行うことは処理速度の低下を招き、しか
もその制御が煩雑・複雑であると云う問題があつ
た。

〔発明の目的〕

本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、所定数の画素単
位で扱われる表示画像情報を上記所定数の画素毎
にブロツク化して情報記憶を行う画像メモリの任
意の位置に効率良く書込み・また読出しを行うこ
とのできる実用性の高い画像記憶装置を提供する
ことにある。

〔発明の概要〕

本発明は表示画像を所定画素数毎にブロツク化
して交互に記憶する同時アクセス可能な第１およ
び第２の画像メモリを用い、これらの画像メモリ
の同時アクセスするアドレスを上記所定画素数を
１単位とする画素データ群の表示せんとする位置
に応じて制御すると共に、上記表示せんとする位
置に応じて書込むべき画素データ群をローテー
ト、あるいは読出した画素データ群をローテート
するようにしたものである。

〔発明の効果〕

従つて本発明によれば表示画像の任意の位置に
画像情報を簡易に与えることができ、外部的には
内部のデータの取扱いに拘らず所定画素数のデー
タを１単位としてその書込みと読出しを行い得
る。しかも、制御が簡単である上、１回のアクセ
スだけによつて高速に処理することが可能となる
等の実用上絶大なる効果が奏せられる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例につき
説明する。

第１図は実施例装置の要部を示す概略構成図で
ある。尚、ここでは横方向に1024ドツト、縦方向
に1024ドツトの２値画像を記憶するものとし、画
素データは８画素（８ビツト）を１単位（１ワー
ド）として取扱われるものとして説明する。第１
および第２の画像メモリ（記憶部Ａ，Ｂ）１，２
は、それぞれ64kワードの記憶容量を有し、ホス
ト制御装置（図示せず）からのアドレス信号を受
けて同時アクセスされるように構成されている。
但し、第１の画像メモリ１に対しては、演算部３
により上記アクセスアドレスが後述すようにして
制御されるようになつている。但し、第１および
第２の画像メモリ１，２は、２つの領域において
異なるアドレスを同時アクセス可能な大容量メモ
リを用い、その記憶領域を２分割して構成するこ
ともできる。しかしてこれらの第１および第２の
画像メモリ１，２は第２図に示すように表示画面
を８画素ずつ区分してブロツク化してなる各ブロ
ツクにそれぞれ対応したアドレスを有するものと
なつており、上記区分されたブロツクは第１およ
び第２の画像メモリ１，２に交互に対応づけられ
たものとなつている。つまり、表示画面の各画素
ラインにおいて、ブロツク化された０番目、２番
目、４番目…の偶数ブロツクは第１の画像メモリ
１の各アドレスに順に対応したものとなつてお
り、また１番目、３番目、５番目…の奇数ブロツ
クは第２の画像メモリ２の各アドレスに順に対応
したものとなつている。従つて０番目のブロツク
と１番目のブロツクは第１および第２の画像メモ
リ１，２における同じアドレス位置に対応し、ま
た２番目のブロツクと３番目のブロツクは、その
次の同じアドレス位置に対応するようになつてい
る。このようにして表示画面とアドレスとを対応
させた第１および第２の画像メモリ１，２によ
り、所謂１画像メモリが構成されている。

しかして、これらの第１および第２の画像メモ
リ１，２に対する１単位の書込み画素データ群
は、入力情報ローテート部４からマスク処理部５
を介して上記第１および第２の画像メモリ１，２
にそれぞれ与えられるようになつている。また第
１および第２の画像メモリ１，２の同時アクセス
によりそれぞれ読出された画素データ群は、出力
情報ローテート部６を介して出力されるようにな
つている。尚、図中７は制御部で、アクセス対象
となる１単位の画素データ群の位置情報に応じ
て、前記演算部３におけるアクセスアドレスの制
御、およびローテート部４，６におけるローテー
ト処理の制御、そしてマスク処理部５におけるマ
スク処理の制御がそれぞれ行われる。

さて、このように構成された装置において、８
画素を１単位として書込み、あるいは読出しが行
われる画素データ群が、第１および第２の画像メ
モリ１，２のブロツク化された各ブロツク位置に
合致する場合、それに該当するアドレスを指定す
るだけで従来と全く同様に処理することができ
る。ところが、その表示位置を任意に定めた場合
には、１単位の画素データ群を２つのブロツクに
またがつて書込む必要が生じる。この場合、その
位置によつては第２図に示すように第１の画像メ
モリ１に割当てられたブロツクから第２の画像メ
モリ２に割当てられたブロツクにまたがる場合Ｐ
と、第２の画像メモリ２に割当てられたブロツク
から第１の画像メモリ１に割当てられたブロツク
にまたがる場合Ｑの２通りがある。前述したよう
にこれらのブロツクアドレスは、第１の画像メモ
リ１側より順に交互に振分けられていることか
ら、上記Ｐなる条件の場合には第１および第２の
画像メモリ１，２に対して同一アドレスを指定す
れば、その該当ブロツクをそれぞれアクセスでき
ることになる。これに対して上記条件Ｑの場合に
は、第２の画像メモリ２の該当ブロツクのアドレ
スに比して、第１の画像メモリ１の該当ブロツク
のアドレスが“１”だけ増えることになる。制御
部７は、処理対象とする１単位の画素データ群の
例えば先頭画素アドレスデータから上記条件Ｐ，
Ｑの判定を行つており、これにより演算部３は上
記条件がＱなるとき、ホスト制御装置より与えら
れたアドレスデータをインクリメント（＋１）し
たのち、第１の画像メモリ１をアクセスするよう
になつている。尚、条件Ｐの場合には、与えられ
たアドレスデータによりそのまま第１の画像メモ
リ１をアクセスする。また第２の画像メモリ２
は、上記条件Ｐ，Ｑに拘らず、与えられたアドレ
スデータによつてアクセスされる。これによつ
て、処理対象とする画像の位置に該当したアドレ
スがそれぞれ同時にアクセスされることになる。

さて、８画素を１単位とする画素データ群が上
記条件Ｐなる位置を指定されて入力されると、第
３図にその書込み作用を模式的に示すようにロー
テート部４において、先頭画素位置に応じて入力
画素データ群がローテートされる。この場合のロ
ーテート処理は８ドツトの範囲で行われ、これに
よつて画素位置合せが行われる。しかるのち、こ
のローテート処理されたデータ群はマスク部５に
おいて不要なビツト位置データがマスク処理によ
り除去される。その後、マスク処理された２単位
分の計16画素に相当する画素データ群は、上位８
画素のデータ群と下位８画素のデータ群とに分け
られて前記の如くアクセスされた第１および第２
の画像メモリ１，２にそれぞれ書込まれることに
なる。

またこのようにして書込まれた画素データ群の
読出しは、同一アドレスをアクセスされた第１お
よび第２の画像メモリ１，２よりそれぞれ読出さ
れた計16画素分のデータを前記ローテート部６に
供給し、前述した書込み処理時のローテートと逆
のローテート処理を行つたのち、基準ビツト位置
より８画素に亘つてデータ出力することによつて
行われる。

一方、８画素を１単位とする画素データ群が前
記条件Ｑなる場合には、第４図に示すように８〜
16ビツトに亘つて、即ち２ブロツクに亘るローテ
ートを行わしめる。つまり、この場合にアクセス
される第１の画像メモリ１のブロツクは、第２の
画像メモリ１のブロツクアドレスより“１”だけ
多い次のアドレス位置である。従つてブロツクの
境界部で区分される下位画素側のデータを第１の
画像メモリ１に供給される上位画素側の最上位か
らそれぞれ配列させることが必要となる。また上
記画素側のデータは第２の画像メモリ２のブロツ
クの下位側に位置させることが必要となる。そこ
で上記の如く、入力画素データ群をその画素位置
に応じて第４図に示すようにローテートし、マス
ク処理したのち第１および第２の画像メモリ１，
２のアクセスブロツクにそれぞれ書込む。また、
このようにして書込まれたデータの読出し時に
は、第５図に示すように逆のローテート処理を行
つたのち、ビツト位置選択して出力するようにす
ればよい。

以上のように本装置によれば、第１および第２
の画像メモリに表示画面を所定画素数毎に区分し
たブロツクを交互に対応させてその同時アクセス
を可能ならしめ、またそのアクセスアドレスを処
理対象画素位置に応じて制御するようにし、且つ
上記位置に応じて書込み画素データをローテート
あるいは読出し画素データをローテートして画素
位置合せを行わしめるので、簡易に任意の画素位
置の表示画像情報の処理を行うことが可能とな
る。しかも、このような処理は装置内で内部的に
行われるので、外部では１単位５画素のデータ群
を何の工夫を要することなしにそのまま取扱うこ
とができる。その上、従来装置と異つて１回のア
クセス処理だけで、その処理を行い得るので高速
化を容易に図ることができ、フオントメモリと対
を為すビツトマツプメモリ等として実用上絶大な
る効果が奏せられる。

尚、本発明は上述した実施例にのみ限定される
ものではない。例えば処理単位となる画素数は８
画素に限られるものではなく、また多値画像を処
理対象とすることも可能である。また実施例にお
けるマスク処理を任意のビツト幅でマスク可能な
構成とすることによつて、任意幅での画像処理も
可能となる。これによつて、例えば漢字文字画像
の部首の変更だけを行わせること等が可能とな
り、その効果は大きい。要するに本発明はその要
旨を逸脱しない範囲で種々変形して実施すること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例装置の要部を示す概
略構成図、第２図は表示画面のブロツク化と処理
対象とする１単位の画素群との関係を示す図、第
３図乃至第５図はそれぞれ１単位の画素データ群
のローテート処理を説明する為の図である。 １，２……画像メモリ、３……演算部、４……
入力情報ローテート部、５……マスク処理部、６
……出力情報ローテート部、７……制御部。

Claims (1)

1. 【特許請求の範囲】 １ 画像情報を所定画素数毎に順次区分してブロ
   ツク化し、ブロツク単位で交互に記憶した同時ア
   クセス可能な第１および第２の画像メモリと、上
   記所定画素数を１単位とする書込みあるいは読出
   し対象画素を含む前記第１および第２の画像メモ
   リのブロツクを同時アクセスする手段と、１単位
   の書込み画素データ群を上記同時アクセスされる
   ２つのブロツクに対してローテートして画素位置
   合せし、あるいは上記２つのブロツクから読出さ
   れるデータ群をローテートして１単位化するロー
   テート回路とを具備したことを特徴とする画像記
   憶装置。 ２ ローテート回路は、１単位の書込み画素デー
   タ群をローテートして画素位置合せしたのち、マ
   スク処理して上記画素データ群のみを第１および
   第２の画像メモリに供給して書込みを行わしめる
   ものである特許請求の範囲第１項記載の画像記憶
   装置。 ３ アクセス手段は、１単位の書込みあるいは読
   出し対象画素が第１の画像メモリのブロツクを基
   準とするときには第１および第２の画像メモリの
   同一ブロツクアドレスを同時アクセスし、第２の
   画像メモリのブロツクを基準とするときには第２
   の画像メモリのアクセスブロツクアドレスの次の
   ブロツクアドレスを第１の画像メモリのアクセス
   ブロツクとして同時アクセスするものである特許
   請求の範囲第１項記載の画像記憶装置。