JPS616830A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS616830A JPS616830A JP59127913A JP12791384A JPS616830A JP S616830 A JPS616830 A JP S616830A JP 59127913 A JP59127913 A JP 59127913A JP 12791384 A JP12791384 A JP 12791384A JP S616830 A JPS616830 A JP S616830A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- pattern
- forming
- film
- dissolution rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は基板上に例えば電極配線等の薄膜の微細パター
ンを形成する場合のパターン形成方法に関する。
ンを形成する場合のパターン形成方法に関する。
従来例の構成とその問題点
半導体装置の電極配線パターン形成方法のひとつにリフ
トオフ法があり、素子の微細化、電極の多層金属化に適
した方法である。しかし、素子の高速化、低消費電力化
に伴い、電極配線膜厚を大きくする必要があり、そのた
めにはリフトオフの際のフォトレジスト膜厚も大きくし
なければならない。従来フォトレジスト膜厚を大きくす
るため現像液に対する溶解度の異なるフォトレジストを
用いた２層フォトレジスト工程がある。
トオフ法があり、素子の微細化、電極の多層金属化に適
した方法である。しかし、素子の高速化、低消費電力化
に伴い、電極配線膜厚を大きくする必要があり、そのた
めにはリフトオフの際のフォトレジスト膜厚も大きくし
なければならない。従来フォトレジスト膜厚を大きくす
るため現像液に対する溶解度の異なるフォトレジストを
用いた２層フォトレジスト工程がある。
第１図は、従来の２層フォトレジストパターン形成工程
の断面図である。基板１上に現像液に対して溶解速度が
大きい第１のフォトレジスト２と溶解速度が小さい第２
のフォトレジスト３を順次形成しく＆）、所定のマスク
を用いて露光を行い、現像を行い第１のフォトレジスト
パターン４の開孔部面積が第２のフォトレジストパター
ン６のＲ孔部面積より大きいオーバーハングパターン６
を形成するものである（ｂ）。しかしこの方法では、第
２のフォトレジスト３を形成する時、第１のフォトレジ
スト２と第２のフォトレジスト３が溶解し合い十分なフ
ォトレジスト膜厚が得られないという問題がある。
の断面図である。基板１上に現像液に対して溶解速度が
大きい第１のフォトレジスト２と溶解速度が小さい第２
のフォトレジスト３を順次形成しく＆）、所定のマスク
を用いて露光を行い、現像を行い第１のフォトレジスト
パターン４の開孔部面積が第２のフォトレジストパター
ン６のＲ孔部面積より大きいオーバーハングパターン６
を形成するものである（ｂ）。しかしこの方法では、第
２のフォトレジスト３を形成する時、第１のフォトレジ
スト２と第２のフォトレジスト３が溶解し合い十分なフ
ォトレジスト膜厚が得られないという問題がある。
また、第２図は、従来の２層フォトレジストパターンの
断面図であり、膜厚が大きく微細な薄膜パターンを形成
する場合について示している。フォトレジストパターン
開孔部６において、第１のフォトレジストパターン４が
横に広がり微細なところではパターンくずれ５を起こし
２層フォトレジストパターンの形成が困難であるという
問題があった。
断面図であり、膜厚が大きく微細な薄膜パターンを形成
する場合について示している。フォトレジストパターン
開孔部６において、第１のフォトレジストパターン４が
横に広がり微細なところではパターンくずれ５を起こし
２層フォトレジストパターンの形成が困難であるという
問題があった。
発明の目的
本発明は、これらの問題を解決するためになされたもの
で、膜厚の大きい微細な配線電極パターン形成方法を提
供するものである。
で、膜厚の大きい微細な配線電極パターン形成方法を提
供するものである。
発明の構成
本発明は、基板上に現像液に対する溶解速度が大きい第
１のフォトレジスト膜を形成し、その後前記フォトレジ
ストを１３０℃〜１６０’Ｃで熱処理し、その後溶解速
度が第１のフォトレジストより小さい第２のフォトレジ
スト膜を形成し５．所定のフォトマスクを用いて露光し
、その後現像液にて現像しオーバーハングパターンを形
成することを特徴とする。このように、第１のフォトレ
ジストを熱処理することによって、第１のフォトレジス
トが硬化され第２のフォトレジスト被膜時の第１のフォ
トレジストと第２のフォトレジストの溶解が少なくなり
、膜厚の大きい２層フォトレジスト膜が得られる。また
、第１のフォトレジストを１３０℃〜１６０℃で熱処理
することによって現像液に対する溶解速度が下がり、さ
らに第１のフォトレジストの露光部と未露光部の溶解速
度の差カ太キ＜なり、第２の７オトレジストパタ一ン開
孔部に対し、第１のフォトレジスト開孔部の広が９を制
御でき、膜厚の大きい微細パターン形成が可能となるの
で膜厚の大きい微細配線電極パターン形成が可能となる
。
１のフォトレジスト膜を形成し、その後前記フォトレジ
ストを１３０℃〜１６０’Ｃで熱処理し、その後溶解速
度が第１のフォトレジストより小さい第２のフォトレジ
スト膜を形成し５．所定のフォトマスクを用いて露光し
、その後現像液にて現像しオーバーハングパターンを形
成することを特徴とする。このように、第１のフォトレ
ジストを熱処理することによって、第１のフォトレジス
トが硬化され第２のフォトレジスト被膜時の第１のフォ
トレジストと第２のフォトレジストの溶解が少なくなり
、膜厚の大きい２層フォトレジスト膜が得られる。また
、第１のフォトレジストを１３０℃〜１６０℃で熱処理
することによって現像液に対する溶解速度が下がり、さ
らに第１のフォトレジストの露光部と未露光部の溶解速
度の差カ太キ＜なり、第２の７オトレジストパタ一ン開
孔部に対し、第１のフォトレジスト開孔部の広が９を制
御でき、膜厚の大きい微細パターン形成が可能となるの
で膜厚の大きい微細配線電極パターン形成が可能となる
。
従来のように第１のフォトレジスト膜形成後１３０″Ｃ
以上の熱処理を行なわない場合、現像時の第１のフォト
レジストの現像液【対する溶解速度が太きく、′−！た
、未露光部と露光部の溶解速度の差が小さく、その結果
オーバーハングパターンひさし幅の制御が難しく、また
１７上ｍ程度の微細パターンの形成は難しかった。しか
し本発明によれば、ひさし幅の制御は容易に行え、１μ
ｍの微細パターンの形成も可能となる。第１のフォトレ
ジスト膜形成後の熱処理を１７０℃以上とすると第１の
フォトレジスト膜は現像液に対して溶解され々くなる。
以上の熱処理を行なわない場合、現像時の第１のフォト
レジストの現像液【対する溶解速度が太きく、′−！た
、未露光部と露光部の溶解速度の差が小さく、その結果
オーバーハングパターンひさし幅の制御が難しく、また
１７上ｍ程度の微細パターンの形成は難しかった。しか
し本発明によれば、ひさし幅の制御は容易に行え、１μ
ｍの微細パターンの形成も可能となる。第１のフォトレ
ジスト膜形成後の熱処理を１７０℃以上とすると第１の
フォトレジスト膜は現像液に対して溶解され々くなる。
したがって第１のフォトレジスト膜形成後の熱処理は１
３０〜１６０″Ｃが最も好ましい。
３０〜１６０″Ｃが最も好ましい。
実施例の説明
本発明の実施例を第３図（＋Ｌ）〜（ｆ）に示す。
基板１１上に現像液例えばＭＦ３１２（商品名）に対し
て溶解速度の大きい第１のフォトレジスト１２例えばマ
イクロポジット２３ポジテイブレジスト（商品名）を２
μｍの膜厚で形成する←）ｄその後１４０′Ｃで３０分
間熱処理を行い第１のフォトレジスト１２を硬化させる
（ｂ）。その後、第１のフォトレジスト１２より溶解速
度の小さい第２のフォトレジスト１３例えばＡＺ１４０
０−２７（商品名）を硬化した第１のフォトレジスト１
２Ａ上に１．５μｍの膜厚で形成し、９０″Ｃで１５分
間プリベークする（Ｃ）。その後、所定のマスクを用い
て露光を行い、現像液ＭＦ３１２で現像を行えばオーバ
ーハングレジストパターン１４が得られる（（１＋。
て溶解速度の大きい第１のフォトレジスト１２例えばマ
イクロポジット２３ポジテイブレジスト（商品名）を２
μｍの膜厚で形成する←）ｄその後１４０′Ｃで３０分
間熱処理を行い第１のフォトレジスト１２を硬化させる
（ｂ）。その後、第１のフォトレジスト１２より溶解速
度の小さい第２のフォトレジスト１３例えばＡＺ１４０
０−２７（商品名）を硬化した第１のフォトレジスト１
２Ａ上に１．５μｍの膜厚で形成し、９０″Ｃで１５分
間プリベークする（Ｃ）。その後、所定のマスクを用い
て露光を行い、現像液ＭＦ３１２で現像を行えばオーバ
ーハングレジストパターン１４が得られる（（１＋。
次に、所定の電極配線金属１５を全面に１．５μｍ蒸着
形成しく６）、その後、アセトン等の有機溶剤に浸漬し
、硬化した第１のフォトレジスト１２Ａ、第２のフォト
レジスト１３及びフォトレジスト上部の不要金属１５を
除去すれば所望の電極配線・ぐターン１６人が得られる
（ｆ）。
形成しく６）、その後、アセトン等の有機溶剤に浸漬し
、硬化した第１のフォトレジスト１２Ａ、第２のフォト
レジスト１３及びフォトレジスト上部の不要金属１５を
除去すれば所望の電極配線・ぐターン１６人が得られる
（ｆ）。
本実施例では、パターン幅２μｍ膜厚１．５ ｇ ｍの
ラインアンドスペースパターンの形成を行ったところ膜
厚が大きく、かつパターン幅の小さい・；ターン形成が
可能であった。
ラインアンドスペースパターンの形成を行ったところ膜
厚が大きく、かつパターン幅の小さい・；ターン形成が
可能であった。
第４図は、下層レジストとしてマイクロポジツト２３ポ
ジティブレジストを膜厚２．０μｍ、上層レジストにＡ
Ｚ１４００−２７を膜厚１．５μｍを用いた場合のオー
バハングパターンのオーバーハング部の長さの下層レジ
スト熱処理温度依存性を示すものである。
ジティブレジストを膜厚２．０μｍ、上層レジストにＡ
Ｚ１４００−２７を膜厚１．５μｍを用いた場合のオー
バハングパターンのオーバーハング部の長さの下層レジ
スト熱処理温度依存性を示すものである。
なお、熱処理温度を高くするにつれ第１のフォトレジス
ト２の溶解度は小さくな！１１１３０℃〜１６０’Ｃで
あればパターン形成が可能であり、１７０’Ｃ以上では
ほとんど溶解されなくなる。
ト２の溶解度は小さくな！１１１３０℃〜１６０’Ｃで
あればパターン形成が可能であり、１７０’Ｃ以上では
ほとんど溶解されなくなる。
発明の効果
本発明（Ｃよれば、微細で、膜厚の大きい２層フメトレ
ジストパターンをオーバーハング形状で形成でき、これ
を用いてリフトオフ法によって微細で膜厚の大きい薄膜
パターンが得られる。
ジストパターンをオーバーハング形状で形成でき、これ
を用いてリフトオフ法によって微細で膜厚の大きい薄膜
パターンが得られる。
第１図（ａｌ ｌ （ｔ））、第２図は従来の２層フォ
トレジストパターン形成工程の断面図、第３図（ａ）〜
（ｆ）は本発明の実施例による２層フォトレジストパタ
ーン形成工程の断面図、第４図はオーバーハングパター
ンの熱処理温度依存性を示す図である。 １１・・・・・基板、１２・・・・・第１のフォトレジ
スト、１３・・・第２のフォトレジスト、１４・・・・
・・フォトレジストパターン、１５・・−・金属、１５
Ａ・ 金属パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第３図 第４図 黙プ＜ 復温、４司（’Ｃ）
トレジストパターン形成工程の断面図、第３図（ａ）〜
（ｆ）は本発明の実施例による２層フォトレジストパタ
ーン形成工程の断面図、第４図はオーバーハングパター
ンの熱処理温度依存性を示す図である。 １１・・・・・基板、１２・・・・・第１のフォトレジ
スト、１３・・・第２のフォトレジスト、１４・・・・
・・フォトレジストパターン、１５・・−・金属、１５
Ａ・ 金属パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第３図 第４図 黙プ＜ 復温、４司（’Ｃ）
Claims (1)
- 基板上に現像液に対し溶解速度の大きい第１のフォトレ
ジスト膜を形成する第１の工程と、前記第１のフォトレ
ジストを１３０℃〜１６０℃で熱処理する第２の工程と
、前記第１のフォトレジストに比べ前記現像液に対する
溶解速度が小さい第２のフォトレジスト膜を形成する第
３の工程と、所定のマスクを用いて露光する第４の工程
と、前記現像液にて現像しフォトレジストパターンを形
成する第５の工程と、前記基板全面に薄膜を形成する第
６の工程と、前記フォトレジストパターン及びフォトレ
ジストパターン上部の薄膜を除去する第７の工程とを有
することを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127913A JPS616830A (ja) | 1984-06-21 | 1984-06-21 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127913A JPS616830A (ja) | 1984-06-21 | 1984-06-21 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS616830A true JPS616830A (ja) | 1986-01-13 |
Family
ID=14971741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127913A Pending JPS616830A (ja) | 1984-06-21 | 1984-06-21 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616830A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0263056A (ja) * | 1988-04-05 | 1990-03-02 | Mitsubishi Kasei Corp | レジストパターン形成方法 |
| US5091288A (en) * | 1989-10-27 | 1992-02-25 | Rockwell International Corporation | Method of forming detector array contact bumps for improved lift off of excess metal |
| JP2005040940A (ja) * | 2003-06-13 | 2005-02-17 | Agilent Technol Inc | 大規模並列処理微小電気機械システムのパッケージング用に反応性フォイルを用いたウェハボンディング法 |
| JP2005539379A (ja) * | 2002-09-12 | 2005-12-22 | オリベッティ・アイ−ジェット・ソチエタ・ペル・アツィオーニ | 微細加工表面を選択的に覆うための方法 |
| EP1733281A4 (en) * | 2004-04-06 | 2010-06-09 | Macdermid Inc | METHOD FOR FORMING A METAL PATTERN ON A SUBSTRATE |
| CN102446774A (zh) * | 2010-10-01 | 2012-05-09 | 住友金属矿山株式会社 | 半导体元件安装用基板的制造方法 |
| CN103560083A (zh) * | 2013-11-18 | 2014-02-05 | 电子科技大学 | 一种用于非制冷红外焦平面探测器电极图形化的剥离工艺 |
-
1984
- 1984-06-21 JP JP59127913A patent/JPS616830A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0263056A (ja) * | 1988-04-05 | 1990-03-02 | Mitsubishi Kasei Corp | レジストパターン形成方法 |
| US5091288A (en) * | 1989-10-27 | 1992-02-25 | Rockwell International Corporation | Method of forming detector array contact bumps for improved lift off of excess metal |
| JP2005539379A (ja) * | 2002-09-12 | 2005-12-22 | オリベッティ・アイ−ジェット・ソチエタ・ペル・アツィオーニ | 微細加工表面を選択的に覆うための方法 |
| JP2005040940A (ja) * | 2003-06-13 | 2005-02-17 | Agilent Technol Inc | 大規模並列処理微小電気機械システムのパッケージング用に反応性フォイルを用いたウェハボンディング法 |
| EP1733281A4 (en) * | 2004-04-06 | 2010-06-09 | Macdermid Inc | METHOD FOR FORMING A METAL PATTERN ON A SUBSTRATE |
| CN102446774A (zh) * | 2010-10-01 | 2012-05-09 | 住友金属矿山株式会社 | 半导体元件安装用基板的制造方法 |
| CN103560083A (zh) * | 2013-11-18 | 2014-02-05 | 电子科技大学 | 一种用于非制冷红外焦平面探测器电极图形化的剥离工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04115515A (ja) | パターン形成方法 | |
| US4546066A (en) | Method for forming narrow images on semiconductor substrates | |
| JPS616830A (ja) | パタ−ン形成方法 | |
| US7314834B2 (en) | Semiconductor device fabrication method | |
| JP3330214B2 (ja) | 多層レジストパターンの形成方法，及び半導体装置の製造方法 | |
| JPS63132452A (ja) | パタ−ン形成方法 | |
| JPH08227850A (ja) | 導電性微細パターンの形成方法 | |
| JP3421268B2 (ja) | パターン形成法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JP2001345540A (ja) | 回路配線の形成法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JP2000181077A (ja) | リフトオフ法による配線パターン形成方法 | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| JPS61191035A (ja) | 半導体装置の製造方法 | |
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPS6276724A (ja) | 有機薄膜熱処理方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPH0353587A (ja) | レジストパターンの形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH03236216A (ja) | 半導体装置の製造方法 | |
| JPH03180024A (ja) | 多層レジスト膜形成方法 | |
| JP2000040692A (ja) | パタン形成法 |