JPS6170436U - - Google Patents
Info
- Publication number
- JPS6170436U JPS6170436U JP15411584U JP15411584U JPS6170436U JP S6170436 U JPS6170436 U JP S6170436U JP 15411584 U JP15411584 U JP 15411584U JP 15411584 U JP15411584 U JP 15411584U JP S6170436 U JPS6170436 U JP S6170436U
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- programmable counter
- mentioned
- digits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
第1図はこの考案による周波数可変発振器の1
実施例のブロツク図、第2図は同実施例のタイミ
ングチヤード、第3図は従来の周波数可変発振器
のブロツク図、第4図は第1図及び第3図に示し
たPLLのブロツク図である。 2……電圧制御発振器、10……ローパスフイ
ルタ、12……基準周波数分周器(基準発振部)
、18……位相比較器、20……プログラマブル
カウンタ、36……リングカウンタ、44,48
,50……ダイオード(マトリクス回路)、52
a乃至52e……デイツプスイツチ(手動式デー
タ信号発生部)。
実施例のブロツク図、第2図は同実施例のタイミ
ングチヤード、第3図は従来の周波数可変発振器
のブロツク図、第4図は第1図及び第3図に示し
たPLLのブロツク図である。 2……電圧制御発振器、10……ローパスフイ
ルタ、12……基準周波数分周器(基準発振部)
、18……位相比較器、20……プログラマブル
カウンタ、36……リングカウンタ、44,48
,50……ダイオード(マトリクス回路)、52
a乃至52e……デイツプスイツチ(手動式デー
タ信号発生部)。
Claims (1)
- 制御電圧に応じて発振周波数が変化する電圧制
御発振部と、基準周波数信号を発振する基準発振
部と、複数の桁を有しこれら各桁に設定されたデ
ータに応じて上記電圧制御発振部の出力信号を分
周するプログラマブルカウンタと、このプログラ
マブルカウンタの出力と上記基準周波数信号との
位相差を検出する位相比較部と、この位相比較部
の出力信号に応じて上記制御電圧を上記電圧制御
発振部に供給するローパスフイルタとを備え、上
記プログラマブルカウンタを、複数の入力端子に
桁指定データと桁データとが直列に供給されたと
き上記桁指定データによつて指定された桁に上記
桁データを設定するように構成した周波数可変発
振器において、上記プログラマブルカウンタの上
記桁の2倍の数の出力端子を有しクロツクパルス
が入力されるごとに出力が発生する出力端子が順
に移動する信号発生部を設け、この信号発生部の
各奇数番目の出力端子と上記プログラマブルカウ
ンタの各入力端子との間に上記信号発生部の各奇
数番目の出力端子に出力が生じたとき上記各入力
端子にそれぞれ異なる上記桁指定データを供給す
るようにマトリクス回路を設け、上記信号発生部
の各偶数番目の出力端子と上記各入力端子との間
に上記偶数番目の出力端子に出力が生じたとき上
記各入力端子にそれぞれ上記桁データを供給する
ように手動式データ信号発生部を設けたことを特
徴とする周波数可変発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984154115U JPH0450664Y2 (ja) | 1984-10-11 | 1984-10-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984154115U JPH0450664Y2 (ja) | 1984-10-11 | 1984-10-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170436U true JPS6170436U (ja) | 1986-05-14 |
| JPH0450664Y2 JPH0450664Y2 (ja) | 1992-11-30 |
Family
ID=30712109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984154115U Expired JPH0450664Y2 (ja) | 1984-10-11 | 1984-10-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0450664Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52126158A (en) * | 1976-04-15 | 1977-10-22 | Sony Corp | Frequency dividing ratio controlling device of phase locked loop |
| JPS5355907A (en) * | 1976-10-29 | 1978-05-20 | Onkyo Kk | Channel selector for receiver |
-
1984
- 1984-10-11 JP JP1984154115U patent/JPH0450664Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52126158A (en) * | 1976-04-15 | 1977-10-22 | Sony Corp | Frequency dividing ratio controlling device of phase locked loop |
| JPS5355907A (en) * | 1976-10-29 | 1978-05-20 | Onkyo Kk | Channel selector for receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450664Y2 (ja) | 1992-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03206722A (ja) | 電圧制御発振器 | |
| US4241435A (en) | Electronic timepiece oscillator circuit | |
| JPS6170436U (ja) | ||
| JPH03273712A (ja) | Pll回路 | |
| JPS6368229U (ja) | ||
| JPH03758Y2 (ja) | ||
| JPH01105226U (ja) | ||
| JPS6157747U (ja) | ||
| JPH0238881U (ja) | ||
| JP2575633B2 (ja) | 多重化pwmインバ−タ | |
| JPH0262836U (ja) | ||
| JPS6197240U (ja) | ||
| JPS63156187U (ja) | ||
| JPS6074972A (ja) | 同期式pwmインバ−タの基準信号作成回路 | |
| JPH01142226U (ja) | ||
| JPS61103936U (ja) | ||
| JPS6150346U (ja) | ||
| JPH0230218A (ja) | 位相同期回路 | |
| JPS6370715U (ja) | ||
| JPH0263243A (ja) | Dtmfジェネレータ回路 | |
| JPS6372915U (ja) | ||
| JPS6352316U (ja) | ||
| JPH021929U (ja) | ||
| JPS6448933U (ja) | ||
| JPS59111335U (ja) | 信号発生装置 |